| |
 ПРограммирование плис микроконтроллером |
|
|
|
|
 Mar 30 2006, 09:43
|
Профессионал
Группа: Модераторы
Сообщений: 1 951
Регистрация: 27-08-04
Из: Санкт-Петербург
Пользователь №: 555
|
Да там же все просто выдрал кусок из старого проекта, SPI здесь софтом делается нужно только макросы описать для ног Здесь прошивка PLD лежит во вторых 64к флеша меги, первые 2 байта размер прошивки Код #define nSTAT_PORT PINB
#define nSTAT_PIN 6
ifnSTATOn MACRO Oper
sbic nSTAT_PORT, nSTAT_PIN
Oper
ENDM
ifnSTATOff MACRO Oper
sbis nSTAT_PORT, nSTAT_PIN
Oper
ENDM
#define DCLK_PORT PORTB
#define DCLK_PIN 2
#define DCLKOn sbi DCLK_PORT, DCLK_PIN
#define DCLKOff cbi DCLK_PORT, DCLK_PIN
DCLKSpike MACRO
sbi DCLK_PORT, DCLK_PIN
cbi DCLK_PORT, DCLK_PIN
ENDM
ifDCLKOn MACRO Oper
sbic DCLK_PORT, DCLK_PIN
Oper
ENDM
ifDCLKOff MACRO Oper
sbis DCLK_PORT, DCLK_PIN
Oper
ENDM
Delay MACRO us
LOCAL _l
ldi r21, CLOCK_FREQ/1000000*(us)/3
_l: dec r21
brne _l
ENDM
LoadPld:
nCONFOff
DCLKOff
DATA0Off
Delay 2
nCONFOn
Delay 5
ldi r16, 1
out RAMPZ, r16
clr ZL
clr ZH
in r16, DATA0_PORT
elpm r18, Z+
elpm r19, Z+
cpi r19, 0xFF
breq _ok
MainLoop:
elpm r0, Z+
ldi r17, 8
loop: bst r0, 0
bld r16, DATA0_PIN
out DATA0_PORT, r16
ifnSTATOff <rjmp Failed>
lsr r0
dec r17
DCLKOn
brne loop
cp r18, ZL
cpc r19, ZH
brne MainLoop
DATA0Off
clr r16
Wait: DCLKOn
dec r16
breq Failed
DCLKOff
ifC_DONEOff <rjmp Wait>
ldi r16, 10
Wait2:
DCLKOn
dec r16
DCLKOff
brne Wait2
_ok:
clr r16
out RAMPZ, r16
ser r16
ret
Failed: clr r16
out RAMPZ, r16
ret
|
|
|
|
|
|
|
|
Apr 2 2006, 06:55
|
Частый гость
Группа: Свой
Сообщений: 160
Регистрация: 23-12-04
Из: Уфа
Пользователь №: 1 631
|
Цитата(AVR @ Apr 2 2006, 04:23)  А есть ли вообще обобщенный алгоритм: что куда зачем и когда пересылать по SPI, чтобы зашить конфигурацию? Странно, мне казалось что у Alter-ы в "Application Note 116" все очень подробно расписано (что куда зачем и когда пересылать по SPI, чтобы зашить конфигурацию). Попытался, сейчас, найти этот документ на сайте Altera, что бы выложить на него ссылку, но за 15 минут поисков не нашел. Может поэтому возникают проблемы ? На всякий случай прицепляю его... Блин, прицепить не удалось, поэтому выкладываю в инет: Altera_An116.rarУ меня загрузка во Flex10K, в соответствии с этим документом проходила без каких либо проблем.
|
|
|
|
|
|
|
|
Apr 2 2006, 07:39
|
Знающий
Группа: Свой
Сообщений: 858
Регистрация: 9-08-04
Пользователь №: 473
|
Цитата(Shamil @ Apr 2 2006, 10:55) Цитата(AVR @ Apr 2 2006, 04:23)
А есть ли вообще обобщенный алгоритм: что куда зачем и когда пересылать по SPI, чтобы зашить конфигурацию?
Странно, мне казалось что у Alter-ы в "Application Note 116" все очень подробно расписано (что куда зачем и когда пересылать по SPI, чтобы зашить конфигурацию). Попытался, сейчас, найти этот документ на сайте Altera, что бы выложить на него ссылку, но за 15 минут поисков не нашел. Может поэтому возникают проблемы ? На всякий случай прицепляю его... Блин, прицепить не удалось, поэтому выкладываю в инет: Altera_An116.rarУ меня загрузка во Flex10K, в соответствии с этим документом проходила без каких либо проблем. этот документ ликвидирован как класс года 2 тому назад  теперь все находится в томе конфигурация ПЛИС структура документации изменена и стала как единый документ 
|
|
|
|
|
|
|
|
Apr 2 2006, 14:13
|
Частый гость
Группа: Свой
Сообщений: 160
Регистрация: 23-12-04
Из: Уфа
Пользователь №: 1 631
|
Цитата(AVR @ Apr 2 2006, 17:59) Можно ссылку на этот единый документ?  Что я только не писал в поиск на сайте альтеры, но так ничего конкретного не нашел... В соседней ветке DSIoffe уже дал ссылку на этот документ. 25 МБайт однако.
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
