На плате установлены две ПЛИС Xilinx: Spartan-2 и Virtex-2Pro. Обе тактируются от одного тактового генратора 50 Мгц. Между ПЛИСами имеется около 100 эл. цепей (предположительное назначение: данные 32-бит, адрес 30-бит и чуть более 30 для управления, сделано с запасом ).
Требуется организовать _синхронную_ шину примерно со следующими свойствами:
- инициировать передачу могут обе ПЛИС;
- передача может вестись 8-, 16- и 32-битными словами;
- при пакетной передаче одно слово должно передаваться за один такт;
- (!) все сигналы шины должны защёлкиваться по такт. имп. как на выходе одной ПЛИС, так и на входе другой. Из этого вытекает необходимость формировать управляющие сигналы (типа "конец передачи" или "занято") не за 1 такт, как это принято в большинстве синхронных шин, а за два.

Вопрос: есть ли готовые решения, удовлетворяющие этим требованиям (особенно последнему)? Если нет, какую шину взять как образец для подражания?

1. Готовых решений не знаю, может кто другой посоветует. Но учтите - любое готовое решение рассчитывается на макс. универсальность и, следовательно, сильно избыточно. Иногда лучше делать ad hoc.
2. Не рекомендую связываться с двунаправленной шиной - намучаетесь с алгоритмом переключения и арбитром. Лучше сделать две однонаправленных. Впрочем, это зависит от вида взаимодействия между плисами.

Это меня не сильно пугает. Арбитр будет трогательно прост - конечный автомат на 3 состояния, с 2 входами запроса шины и 2 выходами разрешения. Решение проверенное.
Наверное лучше, только тогда проводов между ПЛИСами не хватит.

Например, Компакт-PCI. Если у Вас данные проходят наружу на PCI шину, то конечно проще не переделывать форматы и не делать больших буферов.

если вы затачиваетесь под пакетные транзакции, то посмотрите Local Link от хилых, для Вас самое то

Как образец - локальная шина процессора TigerSharc

Спасибо всем откликнувшимся!
Так и есть, но в ПЛИСе, отвечающей за PCI, нужно проделать много работы (разные сервисные функции, для упрощения жизни второй ПЛИС). Просто так протянуть сигналы PCI с одного края моста к другому не получится.
Хотя использовать урезанный набор управляющих сигналов PCI - тоже мысль.

Посмотрел в общих чертах. Если я правильно понял - основной упор там сделан на связь внутри одной ПЛИС двух асинхронных кусков с различной разрядностью (могу заблуждаться, если так - поправьте меня). У меня всё наоборот - синхронная шина, разрядность одна и та же, а ПЛИСы разные.

Почитаю...

В своё время приходилось связывать ПЛИС с готовым мостом (PCI9060 от PLX), там была шина имени процессора Intel-960. Тоже подходит, только адаптировать её под 2 такта задержки.

Спасибо всем за идеи, есть чем занять думательную часть тела.

ИМХО читали вы сильно не внимательно, либо вообще не то
Вообще локал линк это не столько физический, сколько логический протокол и положить его можно поверх чего угодно.
Посмотрите еще на АМБА АКСАЙ может быть понравиться, правда там веток больше нужно

Если нужны спецификации на это безобразие, пишите в пагер.

Возможно. Первый документ, который мне попался - это XAPP691 "Parameterizable LocalLink FIFO". Если где то есть описание "чистого" LocalLink - дайте пожалуйста ссылку.
Тоже ссылку, если можно.

с линками проблема, а с доками
на фтп в Upload/doc/ifaces
Желаю удачи

Сенкс!