Цитата(ADEPTPS @ Dec 29 2011, 16:14)

//////Похоже одна проблема ясна: Я ничего не подаю на CLK и в настройках указал использовать External source 64kHZ
По схеме на SPI висят еще микросхемы ЦАП и FLASH.
Чтобы небыло конфликта предлагаю так:
- выключить ЦАП и FLASH, PB7 и PE7 настраиваем на выход лог. "1";
- включаем АЦП, PE2 настраиваем на выход лог. "0".
Потом проверяем связь, как предлогалось ранее (чтением статус регистра).
Дальше работаем с АЦП от внутреннего (Internal 64 kHz Clock.) CLK.
Позднее, если необходимо, можно подать и внешний такт от таймера 3 МК на выход OC3A (например режим Clear Timer on Compare Match (CTC) Mode).
Успехов и всех с наступающим Новым годом!