реклама на сайте
подробности

 
 
4 страниц V  « < 2 3 4  
Reply to this topicStart new topic
> Можно ли победить Timing Errors, На глобальном клоке 400МГц
TABKP
сообщение Feb 3 2012, 13:59
Сообщение #46


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 19-05-11
Пользователь №: 65 130



Продолжу монолог.
После задания Pblock и Partition на нужный модуль я сделал Export IP. В настройках экспорта указал Physical constraints, галку fixed placement only не ставил. Получил файлы edn и ucf на нужный модуль. Далее последовательно порпустил edn файл через программы EDIF2NGD NGD2SPL и SPL2SYM и получил SYM файл. Поскольку головной файл проекта у меня в схематике сделан. Далее скопировал все полученные файлы в рабочую папку проекта. Добавил в проект edn файл. Вставил SYM файл в схему. Все нормально откомпилировалось. Без ошибок. Глянул в FPGA editor как разложился проект на кристале и ....... проект опять раскидан по всему кристалу. Как будто и не создавал я Pblock и Partition.
В чем дело? Что я не правильно делаю? Как мне раз и на всегда зафиксировать на кристалле ответственный высокоскоростной модуль? Я осознаю, что для гуру - все эти вопросы на уровне ликбеза, но я бьюсь уже третий день. Не проходите мимо.

Сообщение отредактировал TABKP - Feb 3 2012, 14:01
Go to the top of the page
 
+Quote Post
jojo
сообщение Feb 3 2012, 15:40
Сообщение #47


Знающий
****

Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827



Цитата(TABKP @ Feb 3 2012, 17:59) *
Как мне раз и на всегда зафиксировать на кристалле ответственный высокоскоростной модуль?


Зачем вам неизменность размещения? Вы ведь добились хорошего размещения в PlanAhead? Примените найденные хорошие настройки к рабочему проекту, и он (возможно, какое-то время) будет собираться.

Достаточно рамки AREA_GROUP и правильных настроек инструментов, при которых проект хорошо складывается.

Эти экспортно-импортные дела не всегда работают. Например, у меня 13.1 не кушает ядро, которое сам же сделал, подавай ему от 11.5.





>Получил файлы edn и ucf на нужный модуль. Далее последовательно порпустил edn файл через программы EDIF2NGD NGD2SPL и SPL2SYM и получил SYM файл.

Полученный ucf файл как использовали?
Go to the top of the page
 
+Quote Post
TABKP
сообщение Feb 3 2012, 16:22
Сообщение #48


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 19-05-11
Пользователь №: 65 130



Да сейчас добился нормального размещения в PlanAhead. Но проект только в начале, а уже сейчас добавление любого модуля приводит к появлению ошибок. Не хочу заниматься шаманством на каждой компиляции.

ucf файл просто скопировал в папку проекта. Никак его не использую.
Go to the top of the page
 
+Quote Post
jojo
сообщение Feb 3 2012, 16:50
Сообщение #49


Знающий
****

Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827



Цитата(TABKP @ Feb 3 2012, 20:22) *
Да сейчас добился нормального размещения в PlanAhead. Но проект только в начале, а уже сейчас добавление любого модуля приводит к появлению ошибок. Не хочу заниматься шаманством на каждой компиляции.

ucf файл просто скопировал в папку проекта. Никак его не использую.


Скопировать, наверное, мало. Надо добавить констрейны на размещение модуля в ucf проекта, соблюдая иерархию уровней в проекте.

А макрос ваш - без ucf, он данных о размещении не содержит. Сделайте макрос, используя ucf.
Go to the top of the page
 
+Quote Post
TABKP
сообщение Feb 6 2012, 05:53
Сообщение #50


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 19-05-11
Пользователь №: 65 130



Так в том то и дело, что и в ucf файле топология не прописана. Там собраны временные констрены, размер Pblock-а и его состав. Все. Добавив содержимое ucf файла в головной ucf - макрос-то раскладывается естественно в границах Pblock-a, но те так как это было сделано в PlanAhead.
Go to the top of the page
 
+Quote Post
jojo
сообщение Feb 6 2012, 07:24
Сообщение #51


Знающий
****

Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827



Цитата(TABKP @ Feb 6 2012, 08:53) *
Так в том то и дело, что и в ucf файле топология не прописана. Там собраны временные констрены, размер Pblock-а и его состав. Все. Добавив содержимое ucf файла в головной ucf - макрос-то раскладывается естественно в границах Pblock-a, но те так как это было сделано в PlanAhead.


Когда вы макрос без констрейнов размещения импортируете, конечно, не так раскидывается, как было в PlanAhead.
Есть у вас в UCF к макросу констрейны SLICE_ или RLOC_?
Go to the top of the page
 
+Quote Post
TABKP
сообщение Feb 6 2012, 09:44
Сообщение #52


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 19-05-11
Пользователь №: 65 130



Цитата(jojo @ Feb 6 2012, 11:24) *
Есть у вас в UCF к макросу констрейны SLICE_ или RLOC_?


Нету в сгенеренном PlanAhead UCF файле таких констрейнов. Может где галку в настройках PlanAhead ставить надо?
Go to the top of the page
 
+Quote Post
jojo
сообщение Feb 6 2012, 10:03
Сообщение #53


Знающий
****

Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827



Цитата(TABKP @ Feb 6 2012, 12:44) *
Нету в сгенеренном PlanAhead UCF файле таких констрейнов. Может где галку в настройках PlanAhead ставить надо?


У вас какая версия ISE? Помнится, в PlanAhead надо было зафиксировать элементы перед экспортом, а то UCF пустой получался.
Go to the top of the page
 
+Quote Post

4 страниц V  « < 2 3 4
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st July 2025 - 08:43
Рейтинг@Mail.ru


Страница сгенерированна за 0.01408 секунд с 7
ELECTRONIX ©2004-2016