uint8_t rtc_read_byte(uint8_t address)
{
uint8_t i; // промежуточный счетчик бит
uint8_t buffer; // промежуточный буффер данных
uint8_t rtc_data; // данные
rtc_data=0x0; // запись данных
PORTD=PORTD | (1<<CS); // выбор периферийного устройства
for(i=0; i<8; ++i)
{
buffer=address; // копирование данных
buffer=buffer & 0x1; // выделение младшего бита
if (buffer==0x1)
{
PORTD=PORTD | (1<<DATA); // установка DATA
}
else
{
PORTD=PORTD & (~(1<<DATA)); // сброс DATA
}
PORTD=PORTD | (1<<CLK); // установка CLK
if (i<7)
{
PORTD=PORTD & (~(1<<CLK)); // сброс CLK
}
address=address>>1; // сдвиг вправо
}
PORTD=PORTD & (~(1<<DATA)); // настройка подтягивающего резистора линии DATA порта D
DDRD=DDRD & (~(1<<DATA)); // настройка линии DATA порта D
for(i=0; i<8; ++i)
{
PORTD=PORTD & (~(1<<CLK)); // сброс CLK
buffer=PIND & (1<<DATA); // чтение данных
if (buffer!=0)
{
rtc_data=rtc_data | (1<<i); // установка бита
}
PORTD=PORTD | (1<<CLK); // установка CLK
}
PORTD=PORTD & (~(1<<CS)); // сброс CS
DDRD=DDRD | (1<<DATA); // настройка линии DATA порта D
PORTD=PORTD & (~((1<<DATA) | (1<<CLK) | (1<<CS))); // сброс DATA, CLK, CS
return rtc_data; // выход из функции
}

Уж не знаю: как у Вас получается принимать правильно при другом уровне оптимизации...
Насколько я понял: у Вас CPOL=0. При этом DS1305 выставит очередной бит для считывания его МК при установки высокого уровня на CLK. Вы же его считываете при низком уровне на CLK, т.е. "забегаете вперед" на один бит. Вот результат и получается сдвинутым...

PORTD=PORTD | (1<<CS); // выбор периферийного устройства
for(i=0; i<8; ++i)
{
buffer=address; // копирование данных
buffer=buffer & 0x1; // выделение младшего бита
if (buffer==0x1)
{
PORTD=PORTD | (1<<DATA); // установка DATA
}
else
{
PORTD=PORTD & (~(1<<DATA)); // сброс DATA
}
PORTD=PORTD | (1<<CLK); // установка CLK
if (i<7)
{
PORTD=PORTD & (~(1<<CLK)); // сброс CLK
}
address=address>>1; // сдвиг вправо
}

for(i=0; i<8; ++i)
{
PORTD=PORTD & (~(1<<CLK)); // сброс CLK
buffer=PIND & (1<<DATA); // чтение данных
if (buffer!=0)
{
rtc_data=rtc_data | (1<<i); // установка бита
}
PORTD=PORTD | (1<<CLK); // установка CLK
}

PORTD=PORTD & (~(1<<DATA)); // настройка подтягивающего резистора линии DATA порта D
DDRD=DDRD & (~(1<<DATA)); // настройка линии DATA порта D

указывают, что как только мы передали 8-й бит слова адреса, мы линию CLK не сбрасываем в 0, а сбрасываем ее тут:
....
, поскольку при заднем фронте CLK произойдет вывод данных из RTC. Если бы мы это сделали раньше, чем написали бы строки
...
RTC выставил бы данные, и МК не переопределя линию на вход, спалил бы и себе линию, и возможно RTC.

Не-а...
Еще раз: вывод данных из RTC - по переднему фронту (из низкого в высокий). Т.е. линию CLK "опустить" после вывода последнего бита адреса (if с проверкой i<7 - убрать); настрока на ввод DATA; данные забирать при высоком уровне на CLK (высокий CLK - чтение DATA - низкий CLK), у Вас сейчас - наоборот.

PS. Посмотрите внимательно на рисунок 7 из DS

for(i=0; i<8; ++i)
{
PORTD=PORTD & (~(1<<CLK)); // сброс CLK
buffer=PIND & (1<<DATA); // чтение данных
if (buffer!=0)
{
rtc_data=rtc_data | (1<<i); // установка бита
}
PORTD=PORTD | (1<<CLK); // установка CLK
}

Посмотрите рисунок 9. У меня подключение не SPI, а 3-Wire.
такое ощущение, что в куске

i изначально не устанавливается равным 0. А устанавливается равным 1... ну а дальше понятно почему сдвиг... вот только почему i=1 - не знаю..

a вы так: for(i=0; i<8; i++) вместо for(i=0; i<8; ++i)

У меня подключение не SPI, а 3-Wire.

Насчет таймингов. У меня частота микроконтроллера остается стандартной и поэтому время выполнения даже самой короткой операции не превышает 1мкс.