|
|
  |
PCIe в оптику |
|
|
|
Feb 10 2012, 08:40
|
Группа: Участник
Сообщений: 11
Регистрация: 9-02-12
Пользователь №: 70 184

|
Цитата(vitan @ Feb 10 2012, 11:36)  А в чем трудности-то?Ну и на фтп тоже было, если не пускают к истокам. Трудностей нет для члeнов PCISIG. Для всех остальных есть. А вообще нафига та спецификация. Вон я себе кабель купил, плату купил, и еще блок на 7 PCIe слотов купил - в комп вставил, включил - работает.
|
|
|
|
|
Feb 10 2012, 08:46
|
Группа: Участник
Сообщений: 11
Регистрация: 9-02-12
Пользователь №: 70 184

|
Кстати проблема со связью двух компов будет скорей всего из-за Root Complexов. Эти все кабели расчитаны в основном на то, чтобы дополнительные слоты получить для компа. Два компа по ним соединить между собой без non-transparrent Bridge не получится. Но насколько я видел - такие решения там тоже присутсвуют. PS - Тогда простой картой не решить вопрос - надо вот такое http://www.onestopsystems.com/pcie_superswitch_a.php + драйвера
Сообщение отредактировал syoma75 - Feb 10 2012, 08:49
|
|
|
|
|
Feb 10 2012, 18:24
|
Местный
  
Группа: Свой
Сообщений: 451
Регистрация: 6-09-05
Из: Москва
Пользователь №: 8 284

|
Цитата(vitan @ Feb 9 2012, 13:52)  А какой оптический модуль используете? Avago, тот который с BGA контактами. Кстати, пытались PCI Express использовать для связи между двумя компьютерами. Получилось только для компьютеров с chipset от Nvidea. Скорость 1.5 Гбайт/с. Большие трудности с инициализацией, в результате всё это забросили.
|
|
|
|
|
Feb 20 2012, 19:42
|
Частый гость
 
Группа: Свой
Сообщений: 172
Регистрация: 8-10-04
Пользователь №: 824

|
Цитата(dsmv @ Feb 7 2012, 13:36)  Стандарт PCI Express предусматривает возможность работы на разных refclk. Первое поколение системных плат с chipset 915 действительно так могло работать. Однако со следующего поколения - P965, P975 такая возможность исчезла.
У нас на фирме пробовали сделать расширение PCI Express. Естть два варианта - через медный кабель кабель с использованием простых повторителей. И через оптику - на обоих концах оптики установлен мост от PLX. Извиняюсь если не " в кассу" или туплю, но, насколько я понимаю, PCIe не предполагает выравнивание ланов между собой, а производитель оптики не указывает задержку на модули. Соответственно, вопрос - что "синхронизирует" refclk? Я так понимал, что это просто несущая. Другое дело, что материнка может частотой refclk "играть", а на ендкапе генератор не может и, в этом случае, если несущие разные, могут быть проблемы. Вы не могли бы подробнее прокомментировать что не получалось и почему! По теме, все проблемы описаны в "белой" статье у Avago, начиная с того что шина pcie не детектирует оптический модуль, т.к. скорее всего он по земле не 50 ом и передатчик шины отключиться не найдя устройства. Поэтому, без микросхем никак нельзя.
|
|
|
|
|
Feb 21 2012, 10:08
|

Знающий
   
Группа: Свой
Сообщений: 680
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950

|
Цитата(tvv @ Feb 20 2012, 22:42)  Извиняюсь если не " в кассу" или туплю, но, насколько я понимаю, PCIe не предполагает выравнивание ланов между собой ... Предполагает. Стандартом регламентируется максимально допустимый разброс референсного клока, который демпфируется с помощью elastic buffer, а также предусмотрена система выравнивания лейнов, которая делается на mac уровне. Цитата(tvv @ Feb 20 2012, 22:42)  Соответственно, вопрос - что "синхронизирует" refclk? Это опорная частота для PLL, из которой делаются частоты (их много) для PHY уровня PCI-E. Это не 'несущая', но кратна 'несущей'.
|
|
|
|
|
Feb 21 2012, 16:31
|
Частый гость
 
Группа: Свой
Сообщений: 172
Регистрация: 8-10-04
Пользователь №: 824

|
Цитата(Shivers @ Feb 21 2012, 14:08)  Предполагает. Стандартом регламентируется максимально допустимый разброс референсного клока, который демпфируется с помощью elastic buffer, а также предусмотрена система выравнивания лейнов, которая делается на mac уровне.
Это опорная частота для PLL, из которой делаются частоты (их много) для PHY уровня PCI-E. Это не 'несущая', но кратна 'несущей'. Если не трудно, скажите число в пикосекундах, пожалуйста. Я знаю параметр LTX-SKEW < 500ps + 2*UI, т.е. не больше 1300ps между ланами, что примерно 30см на текстолите, читаем не выравниваются  . А про явную привязку к фронту входного клока где написано?
|
|
|
|
|
Feb 22 2012, 10:03
|

Знающий
   
Группа: Свой
Сообщений: 680
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950

|
Цитата(tvv @ Feb 21 2012, 19:31)  Если не трудно, скажите число в пикосекундах, пожалуйста. Я знаю параметр LTX-SKEW < 500ps + 2*UI, т.е. не больше 1300ps между ланами, что примерно 30см на текстолите, читаем не выравниваются  . А про явную привязку к фронту входного клока где написано? Выравнивание лейнов это немного другое. Почитайте раздел 4.3.4.5. На 2.5ГГц написано Lane to Lane Input skew max 20ns. Если вычесть из этого Lane-to-Lane Output Skew (раздел 4.3.3.13, на 2.5 ГГц получится гдето 1.1нс), то получим 18нс с копейками - максимальная разбежка по плате. Про Refclk смотрите раздел 4.3.7 стандарта. Если не ошибаюсь, то максимальный разброс Refclk 300ppm. Если у приемника и передатчика refclk в указанном интервале, то они должны слинковаться. Что касается PLL для PHY уровня, она хорошо описана в PIPE: pipe 2.0 . Посмотрите там схему ресивера и трансивера: все клоки делаются из референсного одной PLL. Эта PLL должна формировать частоту PIPE (которая может меняться по ходу работы), переключать передающую частоту (2.5/5.0/8.0 ГГц) и формировать деленную частоту 1/10.
|
|
|
|
|
  |
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|