Всем привет и доброго времени суток!

Надо сделать вот что: FPGA + процессор + быстрая память SRAM + мелочевка.
Шина более 40 бит.
И хотелось бы 100 мегагерц...

Вопрос к знатокам: сколько слоев надо?
Некоторые концы в двух слоях получаются по предварительной прикидке под 200 мм. Хотелось то low cost...
Если в четырех - то все равно даже 150 не получается.
Ну и разность длин - разброс от 100 до 200 мм. Выравнивать - места нет совсем. Да и нагрузка несимметричная.
Вроде бы получается задержка до 2 нс... плохо совсем!

Знающие, подскажите, пожалуйста.

Сообщение отредактировал vik362 - Feb 14 2012, 04:57

Длинны дорожек нужно выравнивать, как здесь на одной из картинок
http://electronix.ru/forum/index.php?showtopic=78078&hl=

Количество слоёв - изходите из того, что как минимум 1 сплошной слой металлизации, соединённый с землёй, быть обязан.
Ну а дальше как разведётся. Крутите компоненты так что бы дорожки меньше перепутывались.

Правильно понял что самая короткая линия 100 мм а самая длинная 200 мм? Если так то разность времён распространения сигнала 0,7 нс. Не так много при периоде 10 нс, но нужно эти 0,7 нс будет правильно добавить в временные ограничения для синтезатора схемы ПЛИС.

Тоже похожая проблема.

Разводится плохо, надо 20 мегагерц байтовую шину протянуть на 200-250 мм.
Синхронная логика.

Можно ли надеяться, что будет работать без сбоев в двух слоях, без земли?

Или в морг такую идею?

Доктор сказал в морг значит в морг или задушите большую зелёную жабу.
На 100 мгц лучше закладывать многослойку,хотя бы 4 слоя.

И, самое главное, такты и стробы подальше от линий данных. Мне, правда прои 50 см., пришлось даже разносить времена переключения линий данных, чтобы все чохом не дергались.