Цитата(Demeny @ Feb 21 2012, 17:12)
Можете ли вы объяснить механизм, природу этого явления - если автомат закодирован, к примеру, состояниями "0001", "0010", "0100", "1000", и нигде в проекте ему не назначается другая константа, то КАК он может оказаться в состоянии "1100" ? Если это возможно - то так далеко можно зайти, а что, если при других операциях другим сигналам будут произвольно меняться биты ? Да и не из всех алгоритмов можно безболезненно выйти, если вдруг состояние автомата стало непредвиденным.
Интересно, от напряжения питания и температуры синтезатор что-то меняет в своём синтезе ? Не знал об этом.
1) автомат сработает неправильно если:
- какие-либо сигналы на его входах асинхронны клоку (напр. внешний ресет....)
- set-up\hold тайминги не выполнились (например изза нештатного PVT (Process Voltage Temperature), т.е. не того что задан при SP&R )
- джитер\скважность клока не такие как при SP&R.
- шум по питанию.
- FPGA тоже бывают битые (имеют stack-at fault) (хотя при 80-% плат тот-же отказ, врядли)
2) Синтезатор делает синтез с учётом PVT corner. STA кстати то-же.
И напр. новая FPGA хоть и того-же типа может иметь слегка другую временную зависимость от PVT на 3-м году выпуска.... Это должно учитываться в новой версии FPGA CAD....
3) А как можна плату в нормальное состояние вернуть? Никак, ресетом, поверофом....
Может ли FPGA частично "зависнуть" ?, чудеса, да и только ...
Feb 23 2012, 15:20
