Доброго времени суток, уважаемые форумчане!!! Решил провести небольшое обновление старого проекта(повыкидывать лишние куски памяти, упростить алгоритмы и т.д.) Внутри проекта хочу повесить AXI4 шину. И на ее базе перестроить весь дизайн. Но не могу нигде найти документации с диаграммами работы мастера и слейва. Те доки которые у хилых находил : описывають лишь интерфейс и общие концепции а хотелось бы больше конкретики. Просьба поделиться , ежели кто обладает информацией по данному предмету, буду очень благодарен

ЗЫ: лайт вариант, который в ЕДК лежит пробовал, но хочеться реализовать полный мастер.

Спасибо!!!

www.arm.com ? это же их детище

2 artix
как вариант: AXI4 Master
(axi_master_burst_v1_00_a и axi_slave_burst_v1_00_a)

А интерконнект хилых поддерживает полноценный мастер/слейв?

Есть вот такие документы

Извините за долгое молчание в эфире был занят другим вопросом

интересный топик думаю идти нужно тем же путем Спасибо!



полистал доки на интерконект, сравнивал с оригиналом спецификации. Таки да действительно накладываются ограничения ограничения на реализацию "хилого" интерконекта по сравнению с армовской спецификацией.


Ходил туда в первую очередь. Может конечно не добрел до нужного места, каюсь, но в той спецификации, которую удалось накопать неплохое описание но ни одной диаграммы транзакций по предмету, подкрепляющему описание А хотелось бы с иллюстрациями думаю примеров с исходниками от хилых для моей задачи хватит с головой!!!Спасибо!


Спасибо!!!

Мне сильно кажется что учитывая природу ентой шины при отладке серьезных мастеров и слейвов без чего то типа Денали (или что-там-есть-у-АРМа-Синопсиса-Каденса) не обойтись.
Единственная надежда на то что как и с ПЛБ реализация для случая Xilinx будет упрощенная. Для общего же случая глазами там много не насмотриш