Здравствуйте ! Уважаемые знатоки, прошу помочь определиться с расположением слоев в МПП. Имеется 4 питания: 3.3В, 5В, 9В и 27 В. В составе платы ПЛИС 5576ХС1Т, загр ПЗУ 5576РС1У, Flash AT49BV040-JU, несколько микросхем 1533, 1309 и кренка т.д. Раньше с МПП не сталкивался, платы были проще. Каков будет порядок слоев и как мне быть с GND, нужно ли делить его на землю питания и на цифровую землю(просто в схеме все на одну землю посажено) и в каких случаях она вообще делиться на AGND и DGND? Надеюсь на Вашу помощь, заранее спасибо!

ps: плис cqfp240

1-й слой -- сигнальный
2-й слой -- GND
3-й слой -- 4 питания (если удачно выполненно размещение компонентов)
4-й слой -- сигнальный

Правда это приблизительнно. Нужно знать количество связей, габариты платы, технологические возможности производителя, особые требование (контроль импеданса и т.д.).
Относительно земель. Если у Вас весь слой будет занят под заземление, то ,я думаю, что можно земли не разделять на аналоговую и цифровую. Обычно их разделяют, когда на плате присутствуют ЦАП, АЦП, различные кодеки и т.д.

в количестве слоев я не ограничен, в отличие от габаритных размеров, а количество связей не мало,что Вы думаете о такой структуре :
1. топ
2. gnd
3. 3.3 v
4. signal
5. 5v
6. gnd
7. 9-12 v
8. signal-bottom
или же стоит все сигнал расположить внутри?

А вы не считаете важным разницу в ценах за 4х слойную и 8ми слойную платы?
Теоретически, если габариты платы позволяют, можно и в 2 слоя уложиться, правда, тут спорить не готов.
Глядя на ваш вариант структуры слоёв, хочу напомнить, что важно примерно равное заполнение медью относительно центральных слоёв платы.
То бишь на 4м и 5 слоях меди должно быть примерно равное количество. Иначе плату может повести в процессе производства и монтажа.
Про земли: на форуме можно поискать, тему обговаривали много раз. В несколько слов: разделять земли надо, постараться сделать так, чтобы они не пересекались.

Лутше будет так:
1. TOP
2. GND
3. SIGNAL
4. 3.3V, 5V
5. 9V, 12V
6. SIGNAL
7. GND
8. BOTTOM
Можно водить и внутри, и снаружи. Если сигналы высокоскоростные, то надо также просчитать волновое сопротивление для сигнальных слоев.

А почему бы не рассмотреть промежуточный вариант в 6 слоев c заливкой свободых областей на сигнальных слоях змлей?

signal
pwr
gnd
signal
pwr
signal

Двух плейнов будет достаточно для разводки всех питаний, для земли тоже места с лихвой найдется. и два слоя сэкономить можно, а то 8-слойка конечно красиво выглядит, но как-то уж больно роскошно)

Спасибо всем ответившим...2 vicnic естественно разница в стоимости есть, в этом нет сомнений. Проблема в корпусе ПЛИС..Каким-то образом надо уместить посадочное место неотформованной металлокерамики CQFP240 на плате шириной 41 мм (максимум). Почитав здесь http://www.pcad.ru/forum/61815/ засомневался в применении ее в устройстве...Возможно кто-то работал с 5576ХС1Т, может поделиться своим мнением по этому поводу? Схемотехники хотели по началу пойти на увеличение кол-ва слоев в плате и все же как-то уместить ее на плате, но здесь проблема в том что расстояние от края платы до края контактной площадки очень мало, если сужать посадочное место(чего мне бы делать вообще не хотелось). теперь они думают на схемой, считаю необходимым менять плис. Пока они думают прорабатываются любые варианты...


ClayMan, по началу я тоже так предполагал сделать, но мне показалось что 3-х сигнальных слоев будет мало...если сужать посадочное место( хотя маловероятно что это случиться) то все проводники сверху и снизу корпуса уйдут через переходные отверстия под корпусом в слои... А так предыдущий вариант платы был именно 6-ти слойным...разница в том что в нынешнем варианте новая ПЛИС и большее количество микросхем которые с ней связаны.

Помогите кто в теме. Аналогичная проблема подбор структуры слоев. Я плату уже развел в 6 слоях.
В проекте ПЛИС и DDR2 2 шт. Предполагал следующее расположение слоев.( Прикидочно)
top signal
core 0.1 mm
plane gnd
prepreg 0.1
int1 signal
core 1.0 mm
int2 signa
prepreg 0.1
plabe pwr
core 0.1 mm
bot signal
Возможно ли при такой структуре получить 50 ом линии во всех сигнальных слоях при
толщине проводников 0,13 - 0,1 мм. И какие должны быть примерно толщины соре и препрегов?.
Делаю в Альтиуме стек слоев и не могу получить нормальную толщину дорог во внутренних
сигнальных. Получается прядка 0,3-0,4 мм. Изменением толщины внутренних соре и препрегов
не могу добиться желаемых результатов.
При добавлении еще 2-х плейнов между 2-х внутренн. сигнальных ситуацию спасает.
Неужели придется перейти на 8-ми слойку.

Согласно предварительным расчётам в SaturnPCB имеем следующий результат. Для внешних слоёв не проблема, для внутренних не получается.
Ориентир на 50 Ом такой, что расстояние до опорного слоя должно примерно быть равно ширине проводника.
Варианты:
- сделать 8ми слойную плату, посередине поместить еще два слоя земель.
- убрать все трассы с волновыми на внешние слои
- сделать 4х слойную плату

Не понял в чем проблема:

Скачал Polar SI9000. Посчитал. Все получается без проблем.
Я думаю взаимное влияние внутренних сигнальных слоев друг на друга
можно пренебреч. 1мм очень большое расстояние.
Буду делать стек примерно как у тебя на рисунке. Спасибо.

Тогда не готов комментировать, предлагаю подождать расчёт, который разработчик получит с производства.
Хотя я тут прикинул, shb прав, SaturnPCB вполне может врать. Расстояние до второй опоры намного больше ширины проводника и её влиянием можно пренебречь.

Сообщение отредактировал vicnic - Apr 12 2012, 05:54

Вообще-то большинство производителей сейчас предпочитают делать ядра внутри платы и фольгу снаружи.
А Ваша структура предполагает ядра снаружи.
Это обойдется дороже, чем обычная 6-слойка - ближе к 8-слойке по цене, и не очень технологично.
И в чем тогда выигрыш от применения такой структуры вместо 8-слойной?

Ближе по цене, но ведь не дороже? И если достаточно 6-ти слоев, то зачем делать 8, которые всего лишь немного дороже?
Если почти нет разницы, тогда объясните мне, почему сотни миллионов планок памяти кля компов делаются 6-ти слойными с предлагаемой структурой(плюс-минус, но очень близко по размерам)?

А что мешает препрег 0.9мм набрать на средний слой, и 2 ядра по 0.13мм взять с фольгой 18/35? У меня просто опыта закладки препрегов такой толщины нет. Или толщину платы уменьшить до 1мм?