Вопрос по трассировке. Когда я хочу чтобы проводники пересекались Т-образно, программа автоматически делает их Y-образными. Такие места приходится разводить либо в режиме gloss off, либо фиксить проводники. Можно это где-нибудь настроить?
И еще вопрос. Программа не делает короткие проводники под 45 градусов непосредственно от площадок (красный проводник на рисунке), а делает сначала прямой участок и только потом уже под углом. С длинными проводниками такой проблемы нет.

убрать разводку под 45


как то над этом не задумавался

Можно ли в Expedition PCB настроить CES или DRC так, чтобы было позволено накладывать контактные площадки друг на друга?

Сообщение отредактировал Volosatyi - Jun 4 2012, 12:43

в EditorControl_CommonSettings убрать галку на DRC
и желательно убирать галку когда накладываешь КП, т.к DRC в это время отключено

по каким то причинам в DC 7.9.2 слетает(слетела) схема. Схема не пакуется по причине одинаковых рефдесов.

РефДес компонентов заменяется на какую то чепуху. см. картинку.
Схема, библиотека всё апргейдилось с 2005.1.

Интересует что за тип данных 628, и почему у некоторых (не у всех) элементов значение 628 и RefDesignator совпадают.
Как это исправить?

с нуля.
1. Создаю в DC новый проект.
2. Подключаю схему.
3. Упаковка проходит. CES рабочий.
4. Создаю PCB через Job Management Wizard
5. При открытии PCB (Error: Back annotation has been disabled. Cannot run Back Annotation. The logic database does not exist. Run Forward Annotation to create the logic database.)
6. Делаю FA. (при этом 2 первых лампы жёлтые, 3 зелёная, 4-ba красная. Делаю FA при Delete Local Data, поднята галочка Annotate schematic reference designator changes). Всё позеленело (4 лампы зелёные).
7. Поставил пару компонентов. Зазел в ЦЕС создал нет класс
8. Сделал BA. (Info: Back annotation completed successfully.)
9. Открываю DC, проект, кликаю схему и выскакивает окошко "Error saving instance properties" (2 раза).
10. Схема открывается. Делаю упаковку . И.. амба. Verify complete: 277 error(s) 235 warning(s)
рефдесы слетают не у всех компонентов. В ЕЕ при этом со всеми рефдесами всё ок.
tab verify



я опускаю момент, что если придётся делать с нуля, то очень хотелось бы прикрутить pcb в новый проект. ces не принципиален, но вот компоновка и всё остально, очень даже нужно.

Подскажите пожалуйста, куда копать?
Может надо транслировать проект и библу через какие то промежуточные версии ЕЕ?

upd Проблема не связана с конкретным проектом, сие наблюдается на всех проектах.

Столкнулся с неожиданной проблемой...

При этом упаковка проходит без ошибок:


на http://communities.mentor.com получил ответ


Может кто быстренько подскажет, какие это "several causes" могут быть???

Итого... Решение простое:
1) переименовываем схематику в проекте на "старое имя"
2) в файле .pcb изменяем значения параметра KEY RootBlock на "имя старой схематики"

может кто разместить 2007.1 на фтп?

Появилась необходимость развести аналого-цифровую плату. Соответственно, там две земли (с именами сигналов GND и AGND). Как правильно объяснить DxDesigner'у и Expedition'у, то физически-то цепь одна, а логически -- разные?

Вроде как ответ на этот вопрос я раньше встречал, но сейчас никак не могу найти Поиск, увы, даёт не конкретные сообщения, а только темы, а в них десятки и сотни страниц...

у fill-а на сайте есть два фильма GND+AGND и GND+AGND_buried
посмотри и вопросы пропадут

Спасибо, именно там я и видел: бегло смотрел, когда рассортировывал всё скачанное. Да забыл благополучно, что это не форум был, а фильм

Увы, не пропали. Идея полностью понятна, однако неясно, как создать посадочное место (cell) под этот псевдорезистор: в фильмах-то из библиотеки берётся готовый. Или я чего-то недопонимаю?..

сам сделай[attachment=69277:buried_.jpg]

Посмотрел внимательней -- вроде бы получилось. Сначала пробовал сделать, но не отнёс его к группе Buried, а в результате не мог сделать, как положено.