Добрго времени суток всем.
Прошу помощи у специалистов по ЦОС.
Имеется следующая задача: необходимо демодулировать сигнал с дифференциальной фазовой модуляцией. Скорость передачи данных 64 кбит/c.
Структурная схема приемной части (точнее той части приемника, которая производит цифровую обработку сигнала) приведена ниже.
Сигнал ПЧ (в моем случае fz=10,7 МГц) оцифровывается с частотой дискретизации fd = 8,56 МГц.
Затем оцифрованный сигнал ПЧ-подается на синфазно-квадратурный смеситель и переносится на нулевую частоту.
Далее осуществляется канальная фильтрация и децимация при помощи CIC-фильтра(кол-во каскадов 6, дифф. задержка 1, коэфф. прореживания 32). На выходе данного фильтра имеем уже частоту дискретизации соответственно 267,5 кГц. За CIC-фильтром стоит компенсирующий КИХ-фильтр который осуществляет прореживание еще в два раза. Таким образом полезный сигнал подается на детектор с частотой дискретизации 133,75 кГц. Детектор сравнивает текущий отсчет символа с предыдущим. Знак комплексной экспоненты и есть исходная информационная последовательность.
В принципе данный алгоритм работает, но существуют определенные зоны информационной последовательности, где происходит ложная инверсия принятого символа (бита).
Хотелось бы разобраться в причинах некоректной работы данной схемы. Есть несколько догадок что может вызывать такой эффект, но может быть кто-то сталкивался уже с подобным.
Снятые осциллограммы исходной и принятой последовательности приведены ниже.
Заранее благодарен.

снято на реальном устройстве? Подстройка частоты нужна.

Схема диффдекодера неправильная

Да снималось, на реальном устройстве.
Методика следующая: кодируемая последовательность подавалась на внешний модулирующий вход генератора. Несущая частота генератора 10,7 МГц.
С генератора сигнал оцифровывался и загонялся в ПЛИС.


А в чем ошибка? Данный детектор был взят из книги Скляра. Своего ничего не мудрил. Единственное что я не стал делать, это усредняющий интегратор. Причина по которой я не стал этого делать: в моем случае частота отсчетов сигнала поступающего на детектор чуть больше чем скорость передачи сообщения 2*64 кбит/с. Есть ли смысл усреднять два отсчета.
Одна из причин кстати и может заключаться в отсутствии интегратора и слишком высоком коэфф. децимации?
Так ли это?

Зачем Вам для бинарной PSK две задержки в каждом подканале?

Если я все правильно понял, что не факт, то детектор DBPSK - работает след. образом: текущий сивол, именно символ а не отсчет, сравнивается с предыдущим. На основе этого сравнения и происходит принятие решения. Так как частота отсчетов составляет 133,75 кГц, а символьная скорость 64 кбит/с, то я соответсвенно и делаю задержку на два такта.
Если это не так, то прошу Вас объяснить мне данный момент.
Спасибо.

ха, ну тогда все ясно. Как же Вы получите правильный поток, если у вас дробное число отсчетов на символ? Понятное дело, что через определенное число отсчетов у вас накопится ошибка по фазе тактов и получится сбой в декодируемом потоке. Меняйте интерполятор или добавляйте еще один, чтобы получить целое число отсчетов на символ. Кроме того, оценку надо производить не по одному отсчету в символе, а по всем, таким образом чтобы на решающее устройство поступала уже интегральная оценка энергии символа, а не ее часть, чтобы не терять в помехоустойчивости.

Спасибо Вам большое за ответ. Не подскижите еще вот какой момент?
Если я сделаю коэффициент прореживания скажем 16. Тогда на детектор будут поступать данные с частотой отсчетов 535 кГц.
Получается около 8 отсчетов на символ. Затем производить устреднение по 8 отсчетам.
Или же необходимо добиваться целой кратности отсчетов на символ?
Спасибо.

Только целое число отсчетов на символ. И даже при таком условии утечки интерполятора не избежать, с чем и призвана бороться ФАПЧ по тактам.

Спасибо Вам. Да видимо придется делать дециматор-интерполятор и полностью передсчитывать компенсирующий фильтр.

так как у Вас уже имеется КИХ фильтр, я бы посоветовал интерполятор сделать на нем в виде полифазной структуры.

Добрый день. Читая литературу по вопросу децимации/интерполяции, приминительно к своей задачи имеется следующее соображение:
исходную частоту дискретизации 8,56 МГц, проредить ИГФ фильтром с коэфф. 32. Затем осуществит передескритезацию при помощи интерполятора Фарроу третьего порядка,
получив таким образом новую частоту дискретизации 512 кГц, которая будет строго кратна 8-отсчетам на информационный символ. Верен ли ход моих рассуждений, или я слишком усложняю
решение своей задачи???

может проще будет сначала децимировать в 16 раз до 535 кГц (правда не понял, что такое ИГФ????), а затем уже структурой Фарроу до 512 кГц?

может сразу до 64 или 128?

ИГФ - интегратор-гребенчатый фильтр. (То же самое что и CIC-в западной терминологии).