реклама на сайте
подробности

 
 
2 страниц V   1 2 >  
Reply to this topicStart new topic
> HyperLynx
Volkov
сообщение Apr 21 2006, 13:04
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 284
Регистрация: 21-01-05
Пользователь №: 2 104



Взялся за освоение Hyperlynx и возник вопрос - как проанализировать не одну цепь, а группу?
Возможно ли это?
Go to the top of the page
 
+Quote Post
fill
сообщение Apr 21 2006, 14:38
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Volkov @ Apr 21 2006, 17:04) *
Взялся за освоение Hyperlynx и возник вопрос - как проанализировать не одну цепь, а группу?
Возможно ли это?


Simulate>Run_Batch_Simulation


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post
VslavX
сообщение Jan 11 2007, 00:17
Сообщение #3


embarrassed systems engineer
*****

Группа: Свой
Сообщений: 1 083
Регистрация: 24-10-05
Из: Осокорки
Пользователь №: 10 038



У меня в HL v7.5 при импорте платы с PCAD200x появляется интересный эффект - пады микросхем и вообще всех SMD компонентов, расположенных на обратной стороне платы (flipped которые) почему-то отображаются повернутыми на 90 градусов. Причем в .hyp файле пады и их аттрибуты записываются верно. То есть собственно к транслятору претензий вроде как нет.
"Ручками" на 90 корректируем (изменяем, например, 180 на 90 в определении PADSTACK в .hyp-файле)-начинает отображаться правильно (но как оно будет моделироваться пока неясно - определение пада -явно же недостоверное).
Пады компонентов на лицевой стороне отображаются всегда нормально - до сих пор проблем с "односторонними" платами не было.
У кого-нибудь еще такое "падовращение" наблюдается?
Go to the top of the page
 
+Quote Post
Жека
сообщение Jan 11 2007, 11:19
Сообщение #4


Знающий
****

Группа: Участник
Сообщений: 672
Регистрация: 6-01-06
Из: Петербург
Пользователь №: 12 870



У меня было что-то подобное. Хотя сильно париться не стоит - для задач, решаемых Hyperlynx, ориентация падов не особо важна. Кстати, можно проверить, промоделировать с обычным падом и с повернутым wacko.gif


--------------------
Льва Абалкина больше нет. Забудь о нем. На нас идет автомат Странников!
Go to the top of the page
 
+Quote Post
VslavX
сообщение Jan 11 2007, 13:05
Сообщение #5


embarrassed systems engineer
*****

Группа: Свой
Сообщений: 1 083
Регистрация: 24-10-05
Из: Осокорки
Пользователь №: 10 038



Цитата(Жека @ Jan 11 2007, 10:19) *
У меня было что-то подобное. Хотя сильно париться не стоит - для задач, решаемых Hyperlynx, ориентация падов не особо важна. Кстати, можно проверить, промоделировать с обычным падом и с повернутым wacko.gif

Ясное дело, что не особо важно, просто немного неприятно.
После разбирательства выяснилось что виноват все-таки транслятор - он почему-то флипнутые пады на 90 градусов доворачивает - в итоге пинам в .hyp назначается не тот тип падстека.
Слева - тестовая платка в PCAD-2004SP4, один и тот же компонент в разных ориентациях и на разных сторонах, справа - результат трансляции в HyperLynxL75

Прикрепленное изображение
Прикрепленное изображение


Посмотрим, если будет особо напряжно и не особо лениво - напишу корректирующий скриптик для .hyp файлов.
Go to the top of the page
 
+Quote Post
K176
сообщение Feb 28 2007, 10:24
Сообщение #6


Участник
*

Группа: Свой
Сообщений: 40
Регистрация: 2-03-05
Пользователь №: 2 997



А вот еще вопрос.
такая ситуация, контактная площадка компонента попадает на переходное отверстие, а HyperLynx при симуляции говорит что отсутствует связь. Можт кто сталкивался?
Go to the top of the page
 
+Quote Post
Mahim
сообщение Mar 27 2007, 15:16
Сообщение #7


Частый гость
**

Группа: Свой
Сообщений: 179
Регистрация: 31-10-06
Пользователь №: 21 819



Добрый день! Подскажите где можно нйти ибис модель для PCI Express X1 или вообще чтонибудь PCI? У меня цепи идут от PEX к PCI, хотел промоделировать и посмотреть.
Go to the top of the page
 
+Quote Post
Uree
сообщение Mar 27 2007, 16:01
Сообщение #8


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Вообще-то ИБИС модели существуют для чипов, поэтому не совсем ясно, что такое модель для PCI Express X1. Физически у Вас ведь подсоединен один чип к другому - вот и ищите их модели и моделируйте с ними.
Go to the top of the page
 
+Quote Post
Mahim
сообщение Mar 28 2007, 09:28
Сообщение #9


Частый гость
**

Группа: Свой
Сообщений: 179
Регистрация: 31-10-06
Пользователь №: 21 819



Спасибо, но как я понял есть специальные модели для разьемов, например чтобы промоделировать сигнал от микросхемы до разьема или так не возможно промоделировать? У меня устройство будет соеденятся с материнской платой через PCI Express и я не знаю что там будет, как моделируют в таком случае? Я пытаюсь моделировать в Hyperlinx
Go to the top of the page
 
+Quote Post
opyvovar
сообщение Mar 28 2007, 11:30
Сообщение #10


Участник
*

Группа: Участник
Сообщений: 34
Регистрация: 9-10-06
Пользователь №: 21 131



Цитата(Mahim @ Mar 28 2007, 10:28) *
Спасибо, но как я понял есть специальные модели для разьемов, например чтобы промоделировать сигнал от микросхемы до разьема или так не возможно промоделировать? У меня устройство будет соеденятся с материнской платой через PCI Express и я не знаю что там будет, как моделируют в таком случае? Я пытаюсь моделировать в Hyperlinx

Лично я пробовал выходить из такого положения несколькими путями.
1. Если моделируется бекплейн, то можно на выводы разъема зацепить ИБИС модели приемников или передатчиков.
2. Если моделируестя сквозное прохождение через бекплейн, тогда нужно цеплять спайс модель разъема (лучше продвинутую спайс модель) и моделировать в мультиплатном режиме. В случае отсутствия ответной платы, можно сделать маленькую предполагаемую тест плату, ее можно синтезировать из лайнсима.
3. Пробовал также на разъемы цеплять и ЕВД модели , но это достаточно сложно и очень тормознуто работает.
4. Еще пробовал синтезировать ибис файл для конкретного разъема и заруливать туда модели других ибисов, части микросхем, которые установлены на плате.
Наверное можно еще что то придумать....
Go to the top of the page
 
+Quote Post
Mahim
сообщение Mar 28 2007, 14:29
Сообщение #11


Частый гость
**

Группа: Свой
Сообщений: 179
Регистрация: 31-10-06
Пользователь №: 21 819



Спасибо, на данном этапе первый вариант для меня лучше подходит.
Go to the top of the page
 
+Quote Post
fill
сообщение May 10 2007, 09:19
Сообщение #12


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(K176 @ Feb 28 2007, 14:24) *
А вот еще вопрос.
такая ситуация, контактная площадка компонента попадает на переходное отверстие, а HyperLynx при симуляции говорит что отсутствует связь. Можт кто сталкивался?


ответ ментора:

BoardSim currently can only deal with one model at the same X/Y coordinates at the same time. When a device pin is also a via, the pin model takes precedence. For IC type pins, the pin pad and via are assumed to be modeled as part of the component parasitics in the IC model.


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Aug 1 2007, 08:28
Сообщение #13


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



Здравствуйте всем.
Решил не плодить кучу тем по ГЛ, потому задаю вопрос сдесь - есть у меня ГЛ, есть у меня цепь, например какой нибудь лог.генератор - с него я снимаю сигнал на свою плату и отвоожу на ВЫВОД типа J для того чтоб я мог его подцепить,в смысле сигнал который от генератора, к другой какой нибудь плате. Берём ситуацию, когда к разъёму ничего не подключается - но он то есть, подведени проводники по ПП.Так вот собсно впрос - где взять модели разъёмов в ГЛ,чтобы проверить эту трассу на наличие наводок, помех и всего остального? В принципе это может быть не только разъём типа J а любой другой. Прицепить модель щупа осцилографа - ну вроде как то не совсем правильно..
Спасибо..

Сообщение отредактировал Kuzmi4 - Aug 1 2007, 08:36
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Aug 7 2007, 09:07
Сообщение #14


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



Люди! Ну что - никто не знает ответа??
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Sep 15 2008, 15:03
Сообщение #15


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



И снова здравствуйте.
biggrin.gif
Вопрос касательно
Цитата(fill @ Apr 21 2006, 17:38) *
Simulate>Run_Batch_Simulation

Есть у меня клок и есть у меня Address/Command сигналы.
В спецификации на камешек говорится что нужно сделать 500ps delay в клоково линии относительно Address/Command сигналов.
По отдельности то я могу посмотреть сигналы, но нужно посмотреть как это выглядит именно относительно этих клоковых сигналов.
На счёт Run Batch Simulation -> нашёл в хелпе, что представления там только в текстовом виде - а мне бы график надо чтобы посмотреть сигналы..
Не подскажет кто как там график получить??
1111493779.gif
Go to the top of the page
 
+Quote Post

2 страниц V   1 2 >
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 04:15
Рейтинг@Mail.ru


Страница сгенерированна за 0.01486 секунд с 7
ELECTRONIX ©2004-2016