На плату подаются стабильные 10 Мгц, мне нужно получить из них сфазированные 1.024 МГц с сохранением стабильности по частоте и достаточно малым джиттером (до 5пс) для тактирования АЦП. Я хочу применить для решения данной задачи ADF4002 в конфигурации, приведенной на картинке (без емкостей по питанию). Буду использовать кварцевый гун (подстройка в узком диапазоне +-5ppm) частотой 16.384 МГц с последующим делением на 16. Раньше с системами синтеза частоты особого дела не имел, поэтому подозреваю что мог упустить что-то из виду, поэтому вопросы к бывалым:
1) Актуален ли такой подход?
2) Может имеет смысл весь частотный делитель внести внутрь петли или наоборот вынести из нее?
2) Стоит ли заморачиваться с согласованием линии между входом RFin? Видел несколько схем с применением adf4002- там просто копировалась т-образная цепочка и развязка входа один в один как в даташите на стр.13
3) Что источник 10 МГц, что выходы счетчика и даже генератор обеспечивают должные времена нарастания фронтов- нужно ли ставить доп. формирователи?

Вроде нормально. В качестве шума VCXO взял типичные шумы делителей КМОП, если взять в качестве генератора что-то подобное http://www.digikey.com/product-detail/en/A...341-1-ND/675762 . Частота сравнения 16кГц. Полоса петли 300Гц
5пс джиттер, если вход 400кГц максимум, то без учета АЦП это 98дБ где-то, т.е.16 бит. Врядли формирователи здесь что-то улучшат, скорее наоборот. Я подозреваю, можно обойтись без звездочки из резисторов, а сделать как у Вас, причем подать напрямую. Без всяких цепочек.

Сообщение отредактировал ledum - Jul 20 2012, 13:50

Я так понял частотный делитель лучше полностью внести внутрь петли? Обязательна ли развязка по переменному току входа RFinA? И какова ширина полосы пассивного фильтра в Ваших расчетах ADIsim?

Насчет RFinА я был неправ, быстрей всего - подзабыл уже. У нас на него подается сигнал с внешнего ЭСЛ делителя, поэтому никакими цепочками не заморачивался - просто подал сигнал через конденсатор, смещение внутри есть от 1.6В. Частотный делитель в любом случае будет у Вас внутри петли. Правильно надо только пересчитывать закон управления ГУНа по входу - при наружном делителе его надо поделить на коэффициент деления. Полоса 300Гц - уже писАл. Запас по фазе оставил 45 градусов по умолчанию.
Добавлено. Пока шел домой, возникла мысль, что что-то сделал не так - где-то, возможно была при задании условий очепятка. Шумы слишком высоки. Выгоднее узким ФАПом зацепить 16.384, и отдельно поделить на 16. Из-за узкой полосы шумы за полосой будут полностью определяться VCXO, т.е. быть достаточно малыми, а после деления и вообще лечь на пол делителя в минус 148-152дБс/Гц для таких делителей. Просто увидев, что джиттер получился меньше 5 пс, сильно не заморачивался.

Сообщение отредактировал ledum - Jul 20 2012, 15:59

Интересно, есть ли какое-то значение, синхронный или асинхронный счетчик будет использоваться в качестве делителя VCXO на 16?

Сообщение отредактировал SmarTrunk - Jul 21 2012, 07:40

Слона то я и не приметил

Да, вынос делителя на счетчике за петлю улучшит показатель фазовых шумов, добавив при этом небольшую задержку по фазе (кстати, на сколько она скачет от чипа к чипу на базе высокоскоростных CMOS при прочих равных, в дш приводятся только типовые и макс. значения). Получается основная запарка из-за который портиться джиттер заключается все в той же зоне 1/f. Придется найти баланс между сужением полосы, настройке тока в чарж пампе и быстродействием фапч.