Снова про выравнивание длин с учетом via. Почитал эти статьи и начал сомниваться, что есть смысл это делать:
http://blogs.mentor.com/hyperblog/blog/201...n-their-length/
http://www.eetimes.com/design/signal-proce...n-semiconductor
Что скажете? Может не зря в Альтиуме не учитываются via.

Все зависит от требований к длине, толщины платы и кол-ва переходных на пути.

Но если кому-то хочется расширить возможности, то можно задать другую скорость распространения сигнала по ВИА:

Чето уж очень высокая скорость на скриншоте Где вы нашли эту менюшку? И ведь это работает только со встроенным моделированием? Оно кажется, значительно уступает HyperLynx.

У меня от нуля до двух переходных, 1мм плата, 533 Мгц.

Просто если читать допуски по длине в ап. нотах по разводке DDR3, там обычно пишут от 0,1 до 0,5мм, то два переходных это 2мм в худшем случае, кажется будто катастрофа

Это менюшка в Аллегро. И работает это не с моделированием, а с выравниванием длин/времен при трассировке. Собственно отмеченная птица включает учет задержек на переходных и задает скорость сигнала в них. Дальше уже зависит с какого на какой слой переходит сигнал.

Кто-нибудь разводил DDR3 без учета via?

И без выравниваний до 100милс тоже разводка есть. А Вам это чем поможет? Я просто могу сказать - да, ДДР3 работает при адресах выравненых до 5+мм и данных выравненых до тех же 5+мм(это с учетом Pin Delay). Это в ситуации с дискретной памятью, проц и два 16-ти битных чипа(не планки).

Просто тщательно развел DDR3 на SODIMM без учета via. Потом вспомнил за via и еще прочел те статьи, судя по которым, черт поймешь за какую длину эти via принимать. Теперь вот думаю, переделывать или оставить

Я бы оставил.

Нормально если отступ заливки от сигнальных линий DDR3 = 0.5mm?

Если данные одного банка находятся в одном слое, то проблема исчезает.
По-моему это несложно сделать.
Если не получится, можно в соседних поставить, будет набег 0.2 мм
Я лично отверстия не учитываю.



А почему он может быть не нормальным?
Хоть 0.1

Хоть - нельзя. Заливка рядом с линиями меняет их импеданс. Насколько сильно зависит как раз от зазора. Так что далеко не все равно, какой она будет. Хотя если не учитывать импеданс, то можно делать как угодно.

Не влияет она так, как полигон снизу. или у Вас есть реальные результаты?

ТАК - не влияет. Но более слабое влияние есть:
- препрег 0.12мм, трасса 0.127 - ~57 Ом
- то же, но окруженное землей с зазором в те же 0.127мм - 51.5 Ом
В случае меньшего зазора влияние будет еще более сильным. Кривая импеданса выглядит как логарифмическая и при зазорах к соседним полигонам сравнимым с толщиной препрега к плэйну меняется очень круто.

10% разницы существенно или нет? Видимо смотря в каких задачах. В RF-е еще как критично и оттуда есть результаты, когда разница в зазоре до массы на несколько дБ меняла чувствительность тюнера.

В DDR3 у меня таких результатов нет и не будет, потому как никто не даст мне сделать и запустить в производство плату с параметрами, заведомо не соответствующими рекомендованным. Так что увы, тут ничем свои слова не смогу подтвердить. Но влияние массы на расстоянии 0.1мм(как спрашивалось выше) будет и достаточно сильное.

При зазорах в ширину проводника и меньше - да, влияние сильное. При 0.5мм, наличие полигона у меня сыграло на сотые Ома, проверьте, как у вас получется.

Так оно и есть, на 3х и больших зазорах влияния уже практически нет.