Добрый день!

Признаюсь сразу, я далекий от цифровых обработок и плис человек, поэтому прошу не судить строго. Решил сделать сеситель на Altera Cyclone ||| Starter Board: с двухканального ацп подаются сигналы с частотами 12 и 20 Мгц на умножитель (внутри плис), результат умножения подается на FIR с центральной частотой 8 МГц и на выходе ЦАП появляется чистый сигнал с частотой 8 МГц. Но стоит только поставить перед умножителем цифровые фильтры (в плис) с центральными частотами 12 и 20 МГц спектр засоряется даже при отсутствии сигналов на входах АЦП, причем уровень шумов сопоставим с уровнем полезного сигнала.

Далее, поставил эксперимент. соединил 2 фильтра последовательно с одинаковыми характеристиками и получил похожий результат: при подаче сигнала на них получаю чистый выходной сигнал, а при отсутствии входного сигнала - шумы в полосе пропускания фильтров уровни которых сопоставимы с уровнем сигнала. С одним фильтром шумов нет. Помогите пожалуйста справиться с проблемой! Может у кого нить была похожая проблемка?

Исходные данные:

Формат данных с ацп - binary offset
Формат данных на ЦАП - positive binary
тактиррование АЦП, ЦАП - от плис с частотой 100 МГц
Настройки ЦФ - параллельная структура, pipeline - 2, input number system - unsigned