to sasamy:
Интересный подход. Но если инженеры AD делают на прерываниях то наверное это тоже вариант. Предложенный вами подход интересен, но не могли бы вы уточнить:
1) зачем заводить busy на CS АЦП? Ведь CS должен быть в низком уровне во время всей посылки.
2) вы предлагаете настроить слейв на хост процессоре и формировать на этом же процессоре клок таймером для передачи данных?
Вообще очень интересный вариант, надо будет сравнить реализации.

Сообщение отредактировал TigerSHARC - Aug 17 2012, 14:26

1) посмотрите PS - этот вариант намного лучше, я его дописал подумавши но даже то что я изначально написал будет работать только хуже - смотрите диграмму и лучше не одну и почитайте даташит - данные читаются после того как busy в низком уровне при этом t₄ BUSY falling edge to CS falling edge setup time = 0, те можно напрямую засадить, но там проблема небольшая правда в том что время оцифровки плавает - в общем лучше смотрите PS
2) да - формировать на одном таймере CONVST + CS используя оба канала A и B, на втором SPI CLK - при этом и АЦП и SPI хост-процессора работают как slave. Канал на котором CS сконфигурировать как триггер для сброса счетчика второго таймера - чтобы не парится со смещением фаз которая может возникнуть при неодновременном включении таймеров - так у вас гарантированно все будет работать синхронно. Когда CS в неактивном состоянии оба слейва будут игнорировать клоки.



можно но не нужно - производительность системы упадет настолько что проще 8 битник поставить - с таким подходом вам и core i7 будет мало для задачи но инженеров AD можно понять - они могут использовать только стандартные ф-ции ядра чтобы иметь хоть какой-то шанс пропихнуть все в ванильное ядро - вам это не грозит

Сообщение отредактировал sasamy - Aug 17 2012, 13:57

А что, красиво! Эх гдеж Вы были раньше Я б наверно, так и сделал с самого начала, но терь уж оставлю как есть, а способ может в будущем пригодится. Тут есть один момент изза которого работа в прерывании предпочтительна для меня - с ДМА нет возможности обрабатывать текущие данные, а мне то как раз надо.
ЗЫ. Я бы сделал чуть подругому, Канал на котором CS я бы использовал для старта второго таймера, а в нем бы настроил считалочку от 0 до 127, чтобы вырабатывалось ровно 128 импульсов. В конце счета таймер сам сбрасывается в 0 и останавливается.

Делаете буферы у PDC по 16 байт и получаете ровно то что вы делали без DMA но уже с DMA и не надо натирать мозоли - данные при входе в обработчик уже готовые лежат в памяти.



честно говоря не могу сообразить - как это сделать.

Сообщение отредактировал sasamy - Aug 17 2012, 15:51

Просто у меня сейчас сделано чтение по параллельному интерфейсу, как его зарядить на ДМА я так и не придумал.

По второму. Да, без дополнительной обвязки снаружи похоже не сделать...Т.е идея была стробировать тактовый сигнал таймера пока тот считает от 0 до 127. Хм, да, чтото я замечтался Тут даже нет выхода на ножку тактового сигнала. Выходит Ваш вариант единственно реализуемый. Т.е второй таймер генерит постоянно, а первый вырабатывает чип селект такой длительности, чтобы в его активный период уложилось ровно 128 импульсов второго таймера. Я правильно понял идею?

sasamy предложил красивое решение, но если взять пример с прерыванием от ацп, то я запускаю прием данных по spi pdc в функции прерывания и принимаю ровно 16 байт.
В случае если писать все на таймерах то непонятно где вызывать прием данных. Или как-то по-хитрому надо настроить DMA при инициализации драйвера?

В целом да, только чипселект вырабатывается исходя из того чтобы он был неактивен на время (t₁^max + t_CONV^max) - это максимальное время после подачи импульса на линиях CONVST когда АЦП выдает сигнал BUSY, в оставшееся время t_CYCLE - (t₁^max + t_CONV^max) он активен и за это время второй таймер должен выдать 128 импульсов.



PDC выставляет флаг ENDRX flag is set when the PERIPH_RCR register reaches zero по заполнению текущего буфера, а spi генерирует прерывание SPI Interrupt Enable Register - ENDRX: End of Receive Buffer Interrupt Enable

продолжая заполнять второй скопировав и обнулив SPI_RNCR, SPI_RNPR - я же приводил цитату из даташита, в обработчике нужно записать новое значение в SPI_RNCR, SPI_RNPR и сделать необходимые манипуляции с данными и так по кругу.

PS для BUSY будет просто t_CONV^max без t₁ - просмотрел где стрелка на диаграмме заканчивается

Сообщение отредактировал sasamy - Aug 17 2012, 22:07

Получается PDC настраивается один раз во время инициализации и тут же запускается прием. Как только заполняется буфер(мне нужен 1Мб например) в прерывании от spi обнуляем указатели и забираем данные. BUSY не используем.

Можно и третий вариант - три таймера, на одном таймере только CONVST, на втором CS, на третьем SPI CLK, у 2 и 3 для синхронизации использовать в качестве триггера спадающий фронт BUSY. В этом случае можно увеличить время чтения чтобы все в один канал SPI уместить (продолжать читать когда уже BUSY активен - глаавное успеть до спадающего фронта ) - у этого АЦП относительно медленный SPI


Сообщение отредактировал sasamy - Aug 19 2012, 21:57