#define IORD_ALTERA_AVALON_RAM_1(base)  IORD_16DIRECT(base, 1);

ramres=IORD_ALTERA_AVALON_RAM_1(RAMTEST_0_BASE);

#define RAMTEST_0_NAME "/dev/ramtest_0"
#define RAMTEST_0_TYPE "ramtest"
#define RAMTEST_0_BASE 0x00000010
#define RAMTEST_0_SPAN 8
#define RAMTEST_0_TERMINATED_PORTS ""
#define ALT_MODULE_CLASS_ramtest_0 ramtest

port (
-- Avalon Slave
clk : in std_logic := '0'; -- clock.clk
reset_n : in std_logic := '0'; -- .reset_n
avs_s0_address : in std_logic_vector(1 downto 0) := (others => '0'); -- s0.address
avs_s0_read_n : in std_logic := '0'; -- .read_n
avs_s0_readdata : out std_logic_vector(15 downto 0); -- .readdata
avs_s0_write_n : in std_logic := '0'; -- .write_n
avs_s0_writedata : in std_logic_vector(15 downto 0) := (others => '0'); -- .writedata
avs_s0_chipselect : in std_logic := '0'; -- .chipselect

ETH_OCM_INSTANCE( ETH_OCM_0, eth_ocm_0 );
ALTERA_AVALON_UART_INSTANCE( UART_0, uart_0 );
ALTERA_AVALON_TIMER_INSTANCE( TIMER_0, timer_0 );
//RAMTEST_INSTANCE( RAMTEST_0, ramtest_0 );
//SD_CONTROLLER_INSTANCE( SD_CONTROLLER_0, sd_controller_0 );

/*
* Initialise the devices
*
*/

void alt_sys_init( void )
{
    ALTERA_AVALON_TIMER_INIT( TIMER_0, timer_0 );
    ETH_OCM_INIT( ETH_OCM_0, eth_ocm_0 );
    ALTERA_AVALON_UART_INIT( UART_0, uart_0 );
//    RAMTEST_INIT( RAMTEST_0, ramtest_0 );
//    SD_CONTROLLER_INIT( SD_CONTROLLER_0, sd_controller_0 );
}

//    RAMTEST_INIT( RAMTEST_0, ramtest_0 );
//    SD_CONTROLLER_INIT( SD_CONTROLLER_0, sd_controller_0 );

Функции RAMTEST_INIT и SD_CONTROLLER_INIT создаются разработчиком компонентов и
относятся к драйверам компонента (каталоги ..\ip\DevName\HAL\inc , ..\ip\DevName\HAL\src)
Их наличие или отсутствие задаётся в devname_sw.tcl.
Про это есть есть отдельные главы (создание компонентов и драйверов) в документации
NiosII Software Developer's Handbook \ Section2 \ SubChapter7 "Developing Device Driver for HAL".

# Initialize the driver in alt_sys_init()
# set_sw_property auto_initialize true

process(clk)
begin
if (falling_edge(clk)) then
if(avs_s0_read_n = '0') then
avs_s0_read_n_ext_reg <= '0';
avs_s0_read_n_ext_fl <= '1';
end if;
if(avs_s0_read_n_ext_fl = '1') then
avs_s0_read_n_ext_cnt <= avs_s0_read_n_ext_cnt + 1;
end if;
if(avs_s0_read_n_ext_cnt = "11111111") then
avs_s0_read_n_ext_fl <= '0';
avs_s0_read_n_ext_reg <= '1';
end if;
if(avs_s0_chipselect = '1') then
avs_s0_chipselect_ext_reg <= '1';
avs_s0_chipselect_ext_fl <= '1';
end if;
if(avs_s0_chipselect_ext_fl = '1') then
avs_s0_chipselect_ext_cnt <= avs_s0_chipselect_ext_cnt + 1;
end if;
if(avs_s0_read_n_ext_cnt = "11111111") then
avs_s0_chipselect_ext_fl <= '0';
avs_s0_chipselect_ext_reg <= '0';
end if;
end if;
end process;

-- внешний контроль сигналов
avs_s0_read_n_ext <= avs_s0_read_n_ext_reg;
avs_s0_chipselect_ext <= avs_s0_chipselect_ext_reg;

#define IORD_ALTERA_AVALON_RAM_0(base)  IORD_16DIRECT(base, 0);
#define IORD_ALTERA_AVALON_RAM_1(base)  IORD_16DIRECT(base, 1);
#define IORD_ALTERA_AVALON_RAM_2(base)  IORD_16DIRECT(base, 2);
#define IORD_ALTERA_AVALON_RAM_3(base)  IORD_16DIRECT(base, 3);

alt_irq_register(RAMTEST_0_IRQ, (void*)RAMTEST_0_BASE, ramtest_isr);

// Обработчик прерываний RAMTEST_0_IRQ
static void ramtest_isr()
{
Start == 0;
int ramresult;
char uramresult[10] = {0x55,0x55,0x55,0x55,0x55,0x55,0x55,0x55,0x55,0x00};

ramresult=IORD_ALTERA_AVALON_RAM_0(RAMTEST_0_BASE);
uramresult[1] = ramresult;
uramresult[0] = ramresult >> 8;
.... и т. д.
}