| |
 Синтезатор + разветвитель тактовой AD9524, не работает PLL2 при температуре ниже -25 градусов(+) |
|
|
|
|
 Sep 12 2012, 16:33
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Добрый день! Кто нибудь сталкивался с чипом AD9524? В устройстве с его помощью из кварцевого генератора на основе Rakon 32МГц, получаю 5 частот 64МГц. На столе все работает хорошо. Но при охлаждении ниже -25 градусов, пропадает захват PLL2. Если передернуть питание, то ниже этой температуры, синтезатор не включается. Нет захвата PLL и соответственно частот на выходе (включена такая опция). Никакими калибровками, режимами работы петлевого фильтра синтезатор из этого состояния не выводиться. Судя по поведению ноги LF2_EXT_CAP, при понижении температуры до -25 градусов, напряжение управления гуном снижается с 840мВ до 560мВ, но если морозить дальше, то происходит резкий скачок напряжения либо в 0В либо в 1.7В (внутренние LDO дают 1.8В). Куда именно прыгает напряжение зависит от настроек charge pump up/down/tristate. Говоря по простому, PLL2 выходит из захвата, встает в край и вытащить ее оттуда можно только нагревом до -25. В даташите про это ни слова, коммерческих таких чипов, судя по даташиту тоже не бывает. Неужели такая уважаемая фирма как AD продала липу? Эффект наблюдается на 4-х платах, везде стоят синтезаторы из одной партии. На складе лежит еще 46 штук. Если это системный косяк, то куда их девать %( Саппорт Аналог девайса пока молчит. ЗЫ. Схема стандартная, как с эвалюшен борда. ЗЗЫ. последовательность загрузки синтезатора следующая. Код Дергание битом IO_UPDATE в регистре 0х234 не показано.
0x000 = 0x24 - сброс синтезатора.
0x233 = 0x00 - включить PLL2 и порты ввода/вывода, выключить PLL1
тут в регистре статуса 0х22С должны активироваться биты 7 (PLL2 reference clock) и 5 (VCXO enable) ~= 0xA0
0x01A = 0x00 - принудительно включить CMOS режим VCXO генератора
0x1BA = 0x00 - откл левые сигналы PLL1
0x1BB = 0x80 - отключить вывод PLL1_OUT
0x0F0 = 0xFF - установить charge pump
0x0F1 = 0x1E - задать делитель выходной тактовой 120 перед PFD
0x0F2 = 0x03 - выключить doubler и задать режим charge pump
0x0F4 = 0x06 - задать делитель выходной тактовой на пины
0x0F6-0x0F5 = 0x0007 - задать настройки фильтра
0x0F3 = 0x08 - задать настройки switchover и подготавливаем калибровку PLL2
0x0F3 = 0x0А - запустить калибровку PLL2
тут в регистре статуса 0x22D должен активироваться бит 0 (VCO calibration in progres), надо дождаться пока он не упадет в 0
0x0F3 = 0x08 - снять калибровку PLL2
тут в регистре статуса 0х22С должны быть активны биты 7 (PLL2 reference clock) и 5 (VCXO enable) и активироваться бит 1 (Lock detect PLL2) ~= 0xA2
0x196 = 0x08 - включить CMOS на канале 0
0x197-0x198 = 0x0005 - установить делитель частоты на 64МГц
0x199 = 0x02 - включить LVDS на канале 1
0x19A - 0x19B = 0x0005 - установить делитель частоты на 64МГц
0x19C = 0x02 - включить LVDS на канале 2
0x19D - 0x19E = 0x0005 - установить делитель частоты на 64МГц
0x19F = 0x02 - включить LVDS на канале 3
0x1A0 - 0x1A1 = 0x0005 - установить делитель частоты на 64МГц
0x1AE = 0x02 - включить LVDS на канале 4
0x1BF - 0x1B0 = 0x0005 - установить делитель частоты на 64МГц
0x1B1 = 0x20 - отключить питание канала 5
0x232 = 0x01 - включить синхронизацию каналов
0x232 = 0x00 - выключить синхронизацию каналов
при работе контролировать статус 0х22С биты 7 (PLL2 reference clock), 5 (VCXO enable) и 2 (Lock detect PLL2)
--------------------
|
|
|
|
|
|
|
 |
Ответов
(1 - 11)
|
|
Sep 12 2012, 19:26
|
Участник
Группа: Участник
Сообщений: 38
Регистрация: 2-11-11
Из: Воронеж
Пользователь №: 68 113
|
C AD9524 не работал, но была похожая проблема с AD9511. Как выяснилось, для устойчивой работы до -40 С нужно подавать максимально допустимую амплитуду опорной частоты. Насколько помню, на AD9511 подавали 10 МГц действующим напряжением 1,4...1,5 В. При напряжении ниже 1,2 В были сбои захвата pll начиная с -30 С.
|
|
|
|
|
|
|
|
Sep 12 2012, 19:54
|
Знающий
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219
|
Цитата(des00 @ Sep 12 2012, 20:33)  Добрый день!
Кто нибудь сталкивался с чипом AD9524?
... Были как-то раз похожие косяки в партии плат с AD9517 - на всех терялся захват при нагревании и фазовые шумы были повышенные. Несколько дней парился и мозг напрягал, пытаясь выяснить причину. Вылечилось все сдуванием синтезаторов феном, промывкой спиртобензином, запайкой их назад и ещё раз промывкой. Похоже монтажники использовали какую-то неправильную паяльную пасту с неправильным флюсом, остатки которого не понравились синтезатору. Те же платы смонтированные в другом месте работали нормально.
|
|
|
|
|
|
|
|
Sep 13 2012, 06:04
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Цитата(RN3QVG_1 @ Sep 12 2012, 14:26) C AD9524 не работал, но была похожая проблема с AD9511. Как выяснилось, для устойчивой работы до -40 С нужно подавать максимально допустимую амплитуду опорной частоты. Насколько помню, на AD9511 подавали 10 МГц действующим напряжением 1,4...1,5 В. При напряжении ниже 1,2 В были сбои захвата pll начиная с -30 С. синтезатор тактируется от 3.3В ракона, на выходе у него clipped sinus, затем стоит "обостритель" фронтов на Tiny Logic с ПОС который делает качественный цифровой сигнал амплитудой 3.3В. Думаю что ваше лекарство тут не поможет %( Цитата(VladimirB @ Sep 12 2012, 14:54) Были как-то раз похожие косяки в партии плат с AD9517 - на всех терялся захват при нагревании и фазовые шумы были повышенные. Несколько дней парился и мозг напрягал, пытаясь выяснить причину.
Вылечилось все сдуванием синтезаторов феном, промывкой спиртобензином, запайкой их назад и ещё раз промывкой.
Похоже монтажники использовали какую-то неправильную паяльную пасту с неправильным флюсом, остатки которого не понравились синтезатору.
Те же платы смонтированные в другом месте работали нормально. Платы монтировались на заводе, специализирующимся на сборке плат, в том числе и СВЧ устройств. По словам исполнителей никакой экзотики не использовалось, только проверенные решения. Помимо этого на двух платах синтезаторы снимались, платы промывались FluxOff ом и ставились заново с качественной паяльной пастой. Эффекта 0 %( UPD. сам ракон и логика обострения фронтов, прекрасно работают до -50 и укладываются в требования по фазовым шумам и джиттеру. От них работают PLLки в стоящих на платах сыклонах без каких либо проблем.
--------------------
|
|
|
|
|
|
|
|
Sep 13 2012, 08:10
|
Знающий
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219
|
Цитата(des00 @ Sep 13 2012, 10:04) синтезатор тактируется от 3.3В ракона, на выходе у него clipped sinus, затем стоит "обостритель" фронтов на Tiny Logic с ПОС который делает качественный цифровой сигнал амплитудой 3.3В. Думаю что ваше лекарство тут не поможет %(
Платы монтировались на заводе, специализирующимся на сборке плат, в том числе и СВЧ устройств. По словам исполнителей никакой экзотики не использовалось, только проверенные решения. Помимо этого на двух платах синтезаторы снимались, платы промывались FluxOff ом и ставились заново с качественной паяльной пастой. Эффекта 0 %(
UPD. сам ракон и логика обострения фронтов, прекрасно работают до -50 и укладываются в требования по фазовым шумам и джиттеру. От них работают PLLки в стоящих на платах сыклонах без каких либо проблем. Ну тогда, ИМХО это либо какая-то простая ошибка в инициализации и калибровке этого зверинца ФАПЧей, типа http://electronix.ru/forum/index.php?showtopic=101800либо проблемная партия. З.Ы. Может кстати у вас с апреля остались микросхемы другой партии - запаять их туда.
|
|
|
|
|
|
|
|
Sep 13 2012, 08:38
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Цитата(VladimirB @ Sep 13 2012, 02:10) Ну тогда, ИМХО это либо какая-то простая ошибка в инициализации и калибровке этого зверинца ФАПЧей, типа http://electronix.ru/forum/index.php?showtopic=101800либо проблемная партия. тоже думал что дело в этом, выверил на кучу раз, на форуме АД их представители тоже не видят проблем. Вот и непонятно что это. Надо было кристал мейджик ставить, правда цена в 8 раз выше %( Цитата З.Ы. Может кстати у вас с апреля остались микросхемы другой партии - запаять их туда. хмм, вариант. там были 2 чипа-семпла. надо проверить
--------------------
|
|
|
|
|
|
|
|
Sep 14 2012, 05:02
|
Знающий
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219
|
Цитата(des00 @ Sep 13 2012, 16:31) те же яйца только в профиль, в морозе не включаются. А питание и клок проверяли на морозе? У нас было на одних платах - LDO ADP3338 глючил на холоде при T<-40 и из-за него Virtex6 не загружался.
|
|
|
|
|
|
|
|
Sep 21 2012, 15:00
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Цитата(VladimirB @ Sep 13 2012, 23:02) А питание и клок проверяли на морозе?
У нас было на одних платах - LDO ADP3338 глючил на холоде при T<-40 и из-за него Virtex6 не загружался. я же писал %) Цитата UPD. сам ракон и логика обострения фронтов, прекрасно работают до -50 и укладываются в требования по фазовым шумам и джиттеру. От них работают PLLки в стоящих на платах сыклонах без каких либо проблем. Тут мне на сайте АД показали что у меня еще не поднимается бит PLL2 feedback clock OK. Тогда вообще не понятно, как поднимается бит захвата PLL2 %) Помимо этого от нашего саппорта получил "hack sequence" (последовательность загрузки регистров, которых нет в даташите) что бы посмотреть что с гуном происходит, судя по всему ГУН вообще не калибруется. Написал результаты и на родной ez.analog.com и в наш саппорт. Тишина. Чую что пора готовить рекламацию, всю партию возвращать взад и закладывать в новую итерацию совсем другие чипы %(
--------------------
|
|
|
|
|
|
|
|
Nov 15 2012, 16:23
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Продолжение истории. Получили от сапорта борду с этим синтезатором. Поставили его в тот же рабочий режим, что и на наших платах. В отличии от наших плат, в регистре статуса у него читалось не неправильное состояние 0x22C = 0xA2, а правильное, соответствующее режиму, а именно 0x22C == 0xE2 (т.е. все клоки есть, в том числе клок в обратной связи PLL2). Подключили логер на интерфейс конфигурирования синтезатора и сняли полный лог его прогрузки. Каково было удивление, когда выяснилось что используемая последовательность и последовательность на эвал борде отличаются одной единственной командой. А именно записью регистра 0x01B = 0x10. А теперь внимание : этот регистр в даташите значиться как регистр REF_TEST, REFA, REFB, and ZD_IN Control , входящий в группу регистров Input PLL (PLL1) относящихся ТОЛЬКО К PLL1. Установленный бит называется OSC_IN signal feedback for PLL1 и имеет значение Цитата Controls the input PLL feedback path, local feedback from the OSC_IN receiver or zero delay mode.
1: OSC_IN receiver input used for the input PLL feedback (non-zero delay mode).
0: zero delay mode enabled (also depends on Register 0x01B, Bit 4 to select the zero delay path. Судя по описанию этого бита и по рисунку из даташита под названием Figure 22. Top Level Diagram, этот бит отвечает только за работу с цепью обратной связи PLL1 и не должен не иметь никакого отношения к работе цепи обратной связи PLL2!!!!!!! Чип пока еще не морозил, но сделаю это на днях. Мягко говоря, я в недоумении
--------------------
|
|
|
|
|
|
|
 |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
