Есть данные с АЦП 14 бит (13 + 1 знак) идут на ДПФ накапливаются в размене 80000 отсчётов.

Как я прикинул, ДД получается = с 14 бит 78.26 дБ + накопление 80000 49.03 дБ = 127.3 дБ что соответствует 22 бит + 1 знак.
Получается, что бы выжать теоретически максимальный ДД свободный от шума, нужно данные с АЦП 14 бит умножать на Sin и Cos разрядностью 23 бит и накапливать 80000 отсчётов.

Вопрос в том, какой разрядностью должны быть значения Sin и Cos, что бы при умножении на сигнал сохранить максимальный ДД?
Верны ли мои выкладки?

Ваш бюджет ДД - это идеальный случай с синусоидальным входным сигналом, квантованным 14 бит.
Если его умножить на точно такую же синусоиду и косинусоиду и сложить 80000 раз, то будет идеальный результат ДПФ для данной
частоты. Стало быть, для коэффициентов 14 разрядов - вполне достаточно.

Входной сигнал синус. Хочу из него выжать максимально возможный ДД
И если 14 бит для Sin и Cos хватит то это вообще здорово.
Спасибо.

Сообщение отредактировал ivan219 - Sep 17 2012, 15:15

Это вообще сомнительно. У АЦП есть нелинейность, которая плодит паразитные компоненты в сигнале.
Мы в ПЛИС Xilinx пользуем цифровые синтезаторы из их фирменной библиотеки, так чтобы ниже 100 дБ опуститься, они выдают 18 бит и еще на младшие биты дизеринг кладут.

Но в очень узкой полосе может и 14 прокатит.

Сигнал шириной в одну гармонику.

Если возможно, поставьте эту гармонику на Fd/4 и вместо sin cos используйте последовательности 11-1-1 и -111-1.
Идеальное преобразование, минимум искажений.

В узкой полосе вблизи Fd/4 будет "почти идеально"

Нет мне нужна вся полоса от 0 до Fd / 2
На входе будет сигнал с ГКЧ

Прочитайте про реальные АЦП чего-нибудь. Прочитайте что такое SFDR и забудьте про ДД=127 дБ.