День добрый. Не подскажет кто, какие опции выставить синтезатору ISE 12.3, чтобы он не выкидывал регистр конвейера. Упрощенный пример ниже:

reg [7:0] rg_a;
reg [7:0] rg_b;
reg [7:0] rg_c;
always @ (posedge clk)
begin
rg_a <= In;
rg_b <=rg_a;
rg_c <=rg_b;
end

Далее в теле проекта используется выходы регистров rg_b и rg_с. Ну синтезатор и выкидывает rg_a, а входы In подключает к rg_b.