Это такой особый прибабах циклона:

"Violating the setup or hold time on the memory block input registers might corrupt
the memory contents. This applies to both read and write operations."

Даташит на циклон 3, "Chapter 3: Memory Blocks in the Cyclone III Device Family", раздел "Clocking Modes", страница 3-15.

Вопрос изначально был такой:
(Cyclone-III Handbook, vol.1 , p 3-14)

Вообщем-то я из чистого любопыства пытаюсь понять физический принцип этого прибабаха.
Сам додуматься не могу (где прочитать - тоже пока не нашел), поэтому и спросил здесь...

-)) Какой тут "физический" смысл? Я думаю что они просто странно сформулировали свою мысль про "повреждение контента" для всех операций. При нарушении сетап/холд требований при чтении просто могут быть данные с другого адреса (ну защелкнулся 0 вместо 1-)). При записи может случиться запись не по тому адресу и не тех данных, вот и разрушится ваш контент-)))

Гипотеза:
Выбор данных по нужному адресу при чтении производится КМОП мультиплексором. Мультиплексор сделан на двунаправленных ключах. Мультиплексор кратковременно открывается по фронту тактового сигнала специальным генератором коротких импульсов (он там нарисован на структурной схеме). При изменении адреса одновременно с импульсом чтения два или более ключей мультиплексора могут кратковременно открыться одновременно. Триггеры памяти то есть оказываются соединёнными между собой. Видимо дополнительных буферов, обеспечивающих однонаправленность передачи информации, там нет. Триггеры могут поэтому влиять друг на друга.

А это Вы о какой структурной схеме?
В handbook-е смог найти только вот это:

Действительно, её там нет. Но она есть в описании циклона 2, рисунок 8-13. На ней есть "Write Pulse Generator".
К циклону 2 тоже относится это предупреждение про возможность порчи при чтении.