Цитата(Iptash @ Nov 24 2012, 19:39)
ну почему то в симуляторе Quartus v9.1 младший бит всегда в 1 кроме когда там должен быть 1 там 0.
Может, это not gate push-back?
Он делает
Код
...
always_ff @ (posedge clk, negedge res) begin
if(res == 1'b0)
temp <= 16'b0000000000000000; // так ему удобнее, но temp[0] становится инверсным
else
temp[15:0] <= {temp[14:1],~temp[0],~temp[15]};
end
...
и везде у получателей вход temp[0] инвертирует, благо, инверсия даётся даром.
Попробуйте запретить not gate push-back и опять посмотреть внутренний
Циклический регистр., непонятки.
Nov 24 2012, 17:39
