Здравствуйте,

я разрабатываю схему с применением АЦП AD9230, который питается от 1,8 вольт и имеет LVDS выходы для данных. Подскажите, пожалуйста, каким образом его можно подсоединить к Cyclone 3 и можно ли вообще это сделать? Для LVDS циклону необходимо питание банка 2.5 вольт, а для АЦП 1,8. Как всё это будет сочетаться?

Заранее благодарю.

Так и будет сочетаться - АЦП выведет сигнал в стандарте LVDS, а Циклон его примет. Кому какие надо питания для поддержки этого стандарта - это их внутренние дела.

Провильно ли я понимаю, что значение Vcm, Vid, Vos и Vod для приёмника и передатчика значения не имеют? Просто не совсем понятно - в Cyclone III Device Handbook, Volume 1 в разделе LVDS I/O Standard Support in the Cyclone III Device Family написано, что хотя циклон 3 и поддерживает стандарт ANSI/TIA/EIA-644, но с некоторыми исключениями, которые там и перечисляются, а именно:
The maximum differential output voltage (VOD) is increased to 600 mV. The maximum VOD for ANSI specification is 450 mV.
The input voltage range is reduced to the range of 1.0 V to 1.6 V, 0.5 V to 1.85 V, or 0 V to 1.8 V based on different frequency ranges. The ANSI/TIA/EIA-644 specification supports an input voltage range of 0 V to 2.4 V.
Существенны ли эти исключения?

Не заморачивайтесь стандартом. Посмотрите какие конкретно значения выдает на выходе АЦП, сравните с тем, что может принять Циклон.

С АЦП поступает сигнал Vos=839мВ Vod=237мВ.
В Cyclone III Device Handbook, Volume 2 в таблице Cyclone III Devices Differential I/O Standard Specifications написано,что для скорости передачи от 500 до 700 Mbps Vicm может быть от 0,55 до 1,8В, а минимальная Vid = 100мВ.
Всё вроде сходится, так что ошибки быть не должно.
Есть ли особенности такого подключения АЦП и Циклона, на что следует обратить внимание прежде всего?

Нету особенностей - просто соблюсти правила LVDS: согласованная пара, терминация, непрерывность полигона etc.

to djhall:


Вы плату сделали, не могли бы поделиться результатом?

Спасибо!

Я тоже ковыряюсь с этой АЦП. У меня подключена по LVDS к м/с Xilinx спартан 3А (400). Тактовая частота 200 Мгц. Кварцевый генератор 50 Мгц - на ПЛИС, а оттуда 200 Мгц подается на АЦП (возможно в этом проблема). Устойчивой работы добиться не могу - скачут разряды, хотя иногда получались удачные прошивки и сигнал становился чистый, но стоит что-то поменять и переразвести проект - выбросы появляются снова. Пробовал и с асинхронным фифо и сразу заводил на двухпортовую память и через дополнительный входной регистр- результат плачевный.

Хочу поделиться радостью - платка заработала, искал ошибку не в том месте. Проблема была в обмене с процом - из за тактового сигнала для чтения из ПЛИС, разведенного не через глобальные клоковые ресурсы. Из за этого от разводки к разводке проекта глюки то появлялись то почти пропадали. В итоге связка- спартан 3А, АЦП (200 Мгц от ПЛИС) (хоть это и не очень хорошо) и TMS5509 - схема работает, хотя с полученным сигналом сложной обработки я не произвожу - может тогда бы что-то плохое проявилось.

Это не "не очень хорошо", а полностью лишено смысла. Не поленился и скачал jitter estimation: для вашего случая, умножение 50МГц на 4 будет 500ps p-p, или 10%. Посмотрите в даташит на ADC, там на графиках разрисовано как SNR падает при джиттере в 2ps, а у вас будет 500ps. То есть вы будете мерять не сигнал, а шум от клока.

а как бы Вы поступили? ставить внешний PLL?

Без вариантов - внешний генератор или внешний ФАПЧ с чистым выходом. Много раз обсуждали, сам напоролся на это- тактировать АЦП от ПЛИС - ерунда получается.

интересно, а что означает величина fs rms ? это из даташита на PLL AD9510

среднеквадратичное значение в фемтосекундах.

а почему где-то пишут RMS , а где-то peak-to-peak? есть принципиальная разница?

и почему на кварцевые генераторы (например smd) нет информации по джиттеру?

Сообщение отредактировал shide_3 - Dec 1 2012, 14:29