Нужно что-то типа этого Electric.
Т.е. программка, которая по электрической схеме может построить топологию.

Я, конечно, могу ошибаться, но никакая программа не создаст топологию схемы "в лоб". Особенно это касается аналоговых схем. Берете скажем Virtuoso-XL (пакет ф. Cadence), странслируете из схемы элементы, размещаете как Вам угодно и разводите ручками. Частично можно развести, используя, автоматический разводчик (например, Virtuoso Custom Router).
Для создания топологии чисто цифровых схем, Вам поможет Encounter (продукт ф. Cadence). Уверен, аналогичные программы имеются в пакете от ф. Mentor Graphics.

Можно нарисовать топологию руками.
Можно - используя специализированные тулы.

Какой маршрут вы используете?
Если аналоговый, то Virtuoso или Custom Designer (для ваших целей в качестве первого приближения хорошо подойдёт опция schematic driven layout - SDL).
Кстати, неплохой (и довольно дешёвый) тул есть у команды Symica (там в разработчиках выходцы из России).

Для BE в цифровом маршруте используются сложные тулы вроде IC Compiler или SoC Encounter, как отметил TiNat.

Задача чисто академическая (см. аттач), просто не хочется считать руками.

А что Вы хотите считать? Тут работы на 10 минут. Схемка маленькая.

А ее и не надо считать руками. Расставляете детали на плате как угодно и соединяете дорожками шириной 0.25мм.

В моём понимании считать надо:
1. геометрию всех элементов.
2. толщину слоёв
4. их количество

Чтобы в результате получить что-то типа этого

Как я понимаю вот это, то что надо Galaxy Custom Designer Schematic-Driven Layout (SDL)

Ну да, для диода и трёх транзисторов надо купить тул за сотню тысяч.
Погуглите и найдите топологии отдельных элементов и нарисуйте layout руками.

Может быть и да. Только на рисунках, которые Вы привели, никак не просматривается топология транзисторов, диода и конденсатора.
Плюс, толщину слоев и количество их считать не надо. Ведь у Вас должен быть техпроцесс, по которому Вы будете проектировать вашу ИС. В техпроцессе все толщины строго заданы, и количество слоев металлизации и поликремния тоже фиксировано. Конечно, могут быть опции, типа 4,5 или 6 металлов. 1 или 2 поликремния. Но для Вашей схемы хватит и одного металла. Глядя на номиналы резисторов и емкости, создается впечатление, что Вам надо сделать не ИС, а печатную плату. Так как кондеры и резисторы займут очень большую площадь. Если Вам нужно печатная плата, то программа Galaxy Custom Designer Schematic-Driven Layout не подходит.

Сообщение отредактировал TiNat - Nov 30 2012, 13:01

А топология какого вида схем нужа? Судя по рисунку вам нужна топология гибридной интегральной схемы по толстоплёночной технологии, а не ИМС по полупроводникой технологии. Хотя ответы касаются как раз САПР для полупроводниковых ИМС.