реклама на сайте
подробности

 
 
6 страниц V  « < 4 5 6  
Reply to this topicStart new topic
> Разработка быстродействующего канала АЦП, АЦП выходного тока ФЭУ в счетном режиме
Tano
сообщение Dec 12 2012, 08:02
Сообщение #76


Местный
***

Группа: Свой
Сообщений: 286
Регистрация: 19-05-06
Пользователь №: 17 257



По "...на основе каких физических принципах реализован метод измерения фазы..."
http://ldlab.ru/articles/ldl2.pdf
" ..появился сдвоеный 14х250 - наверно для вас самое то.. ". Боюсь что не очень подойдёт.
Дело в том что для увеличения С/Ш у меня между АЦП и ПЛИС стоят цифровые изоляторы.
Это позволяет гальванически разделить "землю" АЦП и "грязную цифровую землю ПЛИС".
Но существующие цифровые изоляторы только до 150 мегабит. Скорее всего 14х250 по
С/Ш проиграет двум по 14х125. Но здесь вылезут требования к синхронизации двух АЦП.
Вообщем надо ещё разбираться и разбираться...
А скорость нужна для того что в возможно будущем вместо АОМа в лазере создадут
"режим конкурирующих мод" и входная частота сигнала приходящего на АЦП будет в
районе 640 мГц. Каждый период брать выборки здесь не надо, но аналоговая полоса д.б.
приличной.
... территориально - живу в М.О. а работаю в Москве.


--------------------
С уважением Tano
Go to the top of the page
 
+Quote Post
dsp_counter
сообщение Dec 12 2012, 08:53
Сообщение #77


Частый гость
**

Группа: Участник
Сообщений: 82
Регистрация: 27-08-05
Пользователь №: 8 009



Цитата(Tano @ Dec 11 2012, 15:31) *
1. Можно всё с "нуля" сделать.
2. Можно вообще ничего не изменять в "железе", а обойтись "софтовой" реализацией.


Отписался в почту.
Go to the top of the page
 
+Quote Post
Tano
сообщение Dec 12 2012, 09:11
Сообщение #78


Местный
***

Группа: Свой
Сообщений: 286
Регистрация: 19-05-06
Пользователь №: 17 257



Ничего не получил.


--------------------
С уважением Tano
Go to the top of the page
 
+Quote Post
dsp_counter
сообщение Dec 13 2012, 03:51
Сообщение #79


Частый гость
**

Группа: Участник
Сообщений: 82
Регистрация: 27-08-05
Пользователь №: 8 009



получил.
Go to the top of the page
 
+Quote Post
blackfin
сообщение Dec 13 2012, 04:43
Сообщение #80


Гуру
******

Группа: Свой
Сообщений: 3 106
Регистрация: 18-04-05
Пользователь №: 4 261



Цитата(Tano @ Dec 12 2012, 12:02) *
Дело в том что для увеличения С/Ш у меня между АЦП и ПЛИС стоят цифровые изоляторы.
Это позволяет гальванически разделить "землю" АЦП и "грязную цифровую землю ПЛИС".

Для уменьшения шума со стороны FPGA можно поставить АЦП с выходом в формате JESD204B.

Немного теории:
Цитата
The AFE (which includes the analog-to-digital converter) must be able to drive receiving logic and the accompanying PCB trace capacitance. The combination of the increase in data lines and of higher speed signals presents the system designer with issues in EMI emissions, larger board area (due to the increase in data lines), higher power, and more current transients. This last issue can create kickback noise, a phenomenon wherein transients created by driving the load are coupled back to the ADC analog front end, manifesting in the image as noise or distortion. The previously listed issues present a daunting challenge to users attempting to develop a high performance imaging application. Configurable low voltage differential signaling (LVDS) serial data interface offers another approach to provide high speed data outputs while minimizing performance limitations in AFE applications. LVDS, as the name implies, is a differential signaling scheme using a low voltage swing.

The LVDS offers the following advantages over the conventional parallel interface:
    Reduced kickback noise: LVDS outputs are current output stages requiring a 100 Ω terminating resistor at the receiver, differing from CMOS outputs that generally do not require termination. To avoid current spikes on the supply that can couple to the sensitive analog front end (resulting in kickback noise), the current output results in a fixed dc load current on the output supplies.

    Fewer data lines: With serial data output, the number of data lines is reduced significantly. This is important in applications that require multiple channels, such as higher speed imaging applications needing a small form factor. LVDS serial data outputs dramatically reduce kickback noise due to the limited number of data output switching compared to a 14-bit or 16-bit parallel output bus switching simultaneously.

    Reduced EMI emissions: Because two balanced signals of the same magnitude transmit through the line in opposite directions, the electromagnetic field from each signal is radiated in the opposing direction, effectively canceling each other’s EMI emissions. This reduces shielding, lowering overall system cost. It also reduces RF interference critical in wireless enabled systems.

У ADI есть уже несколько АЦП работающих в стандарте JESD204B: AD9250, а у AVNET'а есть Кит, собранный на этих АЦП: FMC176.

Есть похожие АЦП и у TI: JESD204B Data Converter Interfaces.
Go to the top of the page
 
+Quote Post
Tano
сообщение Dec 13 2012, 07:10
Сообщение #81


Местный
***

Группа: Свой
Сообщений: 286
Регистрация: 19-05-06
Пользователь №: 17 257



Безусловно это хорошее решение коммутации АЦП и ПЛИС,
но ещё лучше, ести бы они сделали цифровой, многоканальный, скоростной, изолятор LDVS в маленьком корпусе.
А ещё лчшее ести бы они гальванически разделили бы аналоговую и цифровую часть внутри АЦП.


--------------------
С уважением Tano
Go to the top of the page
 
+Quote Post

6 страниц V  « < 4 5 6
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 07:54
Рейтинг@Mail.ru


Страница сгенерированна за 0.37285 секунд с 7
ELECTRONIX ©2004-2016