из документации на ADF4002 мне не ясно - как в таком случае определить джиттер на выходе.

Коллеги кто-нибудь имел опыт измерения фазовых шумов на уровне, что привёл на 2 страничке Alias и rloc, в пересчёте на джиттер порядка 100-300 фс. ,помимо использования агилентовского прибора E5505b(уж очень он дорогой)? Хотябы в 500 т. рублей уложиться.

Легко считается. Шумы синтезатора на соответствующих частотах вам известны из документации. При делении шумы уменьшаются на величину 20*log10(N) дБ, N - коэффициент деления. Т.е. можете спокойно опускать графики фазовых шумов на эту величину, но не ниже собственного шумового пола, который в первом приближении для CMOS можно взять около -160 dBc/Hz. Далее подставляете все в калькулятор и находите джиттер
http://www.jittertime.com/resources/pncalc.shtml


APPH6000-IS400

не вторая, а первая наверное, частота оцифровки в 5 раз больше входной

Вот еще полезная штучка
https://www.silabs.com/support/Pages/phase-...calculator.aspx

Спасибо. Насколько это справедливо для КМОП выхода синтезаторов с относительно большим джиттером - cdce925 и т.п. (клок в обход ФАПЧ) ?

Спасибо, тоже хороший калькулятор
у меня использовалась методика из Walt Kester, "Converting Oscillator Phase Noise to Time Jitter," Tutorial MT-008, Analog Devices 11.

Однозначного ответа дать нельзя. Самый плохой вариант, что мне встречался - CMOS логика CPLD или FPGA - шумовой пол на уровне -155 dBc/Hz и фликкер шумы огромные, что также нужно учитывать. Самый лучший вариант - CMOS логика LittleLogic или TinyLogic - шумы на уровне -175 dBc/Hz и фликкер небольшой.

Хотелось бы вернуться к вопросу тактирования высокоскоростных АЦП и оценки перспектив PECL. Нашел в спецификации шумы тактового синтезатора SMA100A, тот что с тыльной стороны, и хочу сказать - они не радуют


Alias, есть другой источник в качестве опоры на 250 МГц?

Добавлю ссылку (тайбл 1)
http://www.analog.com/static/imported-file...7755AN501_a.pdf

P.S.
ADCLK925 хорош.
Кто-то пробовал?

У них целое семейство
http://www.analog.com/en/rfif-components/t...ts/product.html

С ADCLK925 и подобными главное не попасть на подделку. Тактировал 2 ЦАПа на частоте около 1 гига и чтобы не ставить клокер поставил этот разветвитель. Потом оказалось что во всей катушке у всех микросхем отсутствует 1 канал.
Последнее время, если нужно тактировать только 1 микросхему на плате (ад9268) даю чистый синус с OCXO через балун. С неё клок потом в плис.

На ютубе есть ролик про быстрые линеаровские ацп, там вроде на тестах всегда синусом клоцируют.

а как же огромный джиттер (>100 ps), который дает PLL плисака? или PLL Вам не нужен?



Значит ли это, что если я хочу получить на выходе, например AD9524, джиттер 200 фс, то и VCXO должен обладать таким же скромным джиттером?

и подскажите, пожалуйста, по согласованию. Alias советовал 300 ом на землю для PECL. в даташите на LMK04000 (clock cleaner) советуется на PECL или LVDS приемник клока ставить 100 ом между диффпарой для LVDS, и по 50 ом на каждый провод для PECL. но это если импеданс линии передачи 100 ом, а если в пределах одной платы, то что? нужен терминатор?

Сообщение отредактировал shide_3 - Dec 18 2012, 08:14

?????
При частоте дискретизации 250МГц первая зона Найквиста от 0 до 125М, вторая - от 125 до 250, и т.д.
Входной сигнал - на частоте 201МГц. Куда попадает? Правильно, во 2-ю зону. И частота 1-й гармоники в спектре отсчётов будет равна 49МГц.


По 50 Ом на выходе PECL если опираться на Vcc-2V. Если на землю - от 100 Ом до 390 Ом в зависимости от частотного диапазона. Чем выше частота - тем меньше омы. Низкие омы добавляют постоянный ток через выходные транзисторы, он ограничен характеристиками на микросхемы. Терминатор (обычно 100 Ом для дифпары) нужен для согласования на приёмном конце, я ставлю его если длина связи более 1-2 см. Резистор 0402 много места не занимает. Отличный вариант согласования типа звезда по 49,9 Ом на приёмном конце, нижний резистор блокируют 0,1мкф. В этом случае никакие 100-300 Ом у передатчика не нужны. Но иногда такую звезду неудобно делать чисто конструктивно, и может возникнуть проблема наводок от такта если линия клока под аналоговым полигоном проходит. При согласовании параллельном 100 Ом наводка меньше.

спасибо
про 210 и 49 мгц все равно не понял, видимо надо еще что то почитать.
а 100 ом на приемном конце на землю или между проводами дифпары?

Между проводниками конечно.

To rlok:
могу отснять спектр при тактировании от второго SMA100A с основного выхода. Но изделия рабочего сейчас нет. Пошла партия изделий с непонятным самовозбуждением тактовой ADCLK950 по одному из каналов, разбираюсь сейчас с ними. Разбирусь - сниму спектр.


Конечно, так достигаются наилучшие характеристики АЦП. Я работаю с очень компактными многоканальными устройствами, и приходится отказываться от "чистого синуса" в пользу PECL... Один раз сплиттер поставил, для раздачи синуса по восьми каналам, и реле для переключения. Но там место позволяло....

Обоснуйте.
Насколько я знаю всегда стараются добиться наилучшей крутизны фронтов.
Поэтому и используют PECL, а не LVDS например.

Дабы не быть голословным - смотрите
http://focus.ti.com/lit/an/slyt075/slyt075.pdf
Figure 6. Evaluating the clock rising edge
(и все что касается этой фигуры)

и на закуску.

http://focus.ti.com/lit/an/slyt379/slyt379.pdf

Figure 3. Clock jitter and ADC aperture jitter
combine at sampling instant