реклама на сайте
подробности

 
 
> декодер манчестера, аппаратная реализация на частоту 10-50Mhz
некуцй
сообщение Dec 29 2012, 06:45
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 25
Регистрация: 19-07-12
Пользователь №: 72 823



Доброго времени суток!
Пытаюсь реализовать декодер манчестерского кода. Причем очень специфичные требования.
Цель - фронты входного сигнала должны быть переданы максимально детерминированными задержками, как понимаю с минимальным джиттером (передача irig-b сигнала синхронизации)
наихудший показатель 100ns.
Как понимаю, чтоб выполнить эти условия тактовая частота при кодировании декодировании должна быть не меньше 10Mhz.
Как подобная задача вообще решается? Насколько я понял на приемной стороне нужен PLL , из которого я получу такотовую частоту ну и потом через XOR получу нужный мне результат.
Какова будет помехоустойчивость?
Каким образом защищаться от коротких ложных импульсов?
Как можно догадаться из задаваемых вопросов, опыта работы с PLL я не имел и соотвественно вопрос на какие-нибудь примеры из элементной базы. Нашел CY23EP05, CY2305, но не знаю, то ли это, что мне нужно.

Может для этого есть готовые решения? , цель стоит перегнать irig-b сигнал по оптике через трансиверы формата 1x9 которые не работают на низких частотах (100Hz по факту у irig-B ).
Что то вроде сетевых чипов ip113a но с возможностью передавать "чистые" данные.

Сообщение отредактировал некуцй - Dec 29 2012, 07:24
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 5th July 2025 - 13:58
Рейтинг@Mail.ru


Страница сгенерированна за 0.01349 секунд с 7
ELECTRONIX ©2004-2016