|
|
  |
stm32f407 SPI обнаружил косяк |
|
|
|
Jan 9 2013, 14:22
|

Универсальный солдатик
     
Группа: Модераторы
Сообщений: 8 634
Регистрация: 1-11-05
Из: Минск
Пользователь №: 10 362

|
Цитата(AHTOXA @ Nov 19 2012, 18:47)  Кстати, не факт, что после. В зависимости от режима SPI, RXNE может возникать на середине последнего такта (если данные на приёме защёлкиваются по переднему фронту). Вот тут-то наверное и может пригодиться BSY. (Хотя я лично просто делаю несколько nop-ов перед отпусканием CS) Пробую понять SPI от STM32. Действие битов SSM, SSI не соответствует описанным в документации. В Интернете фантазируют, кто во что горазд. Насчет RXNE и BSY. Похоже, они переключаются одновременно в конце передачи. Но задержка на полтакта для программного снятия CS не нужна. Потому что выборка (защелкивание) данных ведомым устройством как раз и произойдет в момент, когда возникнет RXNE. А дальше пусть такт заканчивается, все равно. Главное, чтобы время удержания данных на входе ведомого устройства не оказалось меньше нормы. Но это наносекунды. С учетом работы программы, беспокоиться не о чем. Если же ведомое устройство - какой-нибудь регистр, то нужно правильно выбрать полярность тактов SCK.
|
|
|
|
|
Jan 9 2013, 15:36
|
Местный
  
Группа: Участник
Сообщений: 226
Регистрация: 10-07-09
Пользователь №: 51 126

|
Цитата(ViKo @ Jan 9 2013, 17:22)  Пробую понять SPI от STM32. Действие битов SSM, SSI не соответствует описанным в документации. Не совсем понял... что там не так??? Небольшие расхождения есть только в описании SPI STM32F0XX... но здесь простительно, сравнительно новый камень, "злокопипаст" и т.д. ... По SPI STM32F3XX ничего не скажу, не мучал... По остальным сериям - всё работает как положено... Цитата В Интернете фантазируют, кто во что горазд. Да и пусть... Кто не хочет читать даташит - пусть фантазирует... В последнее время темы по SPI просто стараюсь игнорировать... Цитата Насчет RXNE и BSY. Похоже, они переключаются одновременно в конце передачи. Но задержка на полтакта для программного снятия CS не нужна. Потому что выборка (защелкивание) данных ведомым устройством как раз и произойдет в момент, когда возникнет RXNE. А дальше пусть такт заканчивается, все равно. Главное, чтобы время удержания данных на входе ведомого устройства не оказалось меньше нормы. Но это наносекунды. С учетом работы программы, беспокоиться не о чем. Это заблуждения... можно нарваться на непонятный глюк... если напрямую махать регистрами... Проверяем BSY, потом снимаем CS...
|
|
|
|
|
Jan 9 2013, 18:19
|
Местный
  
Группа: Участник
Сообщений: 226
Регистрация: 10-07-09
Пользователь №: 51 126

|
Цитата(ViKo @ Jan 9 2013, 21:28)  Я проверяю RXNE. Это - то же самое. Пусть будет "Это - то же самое."... ))) Сами подумайте... по вашему, STM прилепила в SPI "левый", никому не нужный, бит BSY... Так поверьте, это не так... При всей своей кажущейся "простоте и непонятности" у STM получился SPI с довольно таки широкими возможностями...
|
|
|
|
|
Jan 9 2013, 19:09
|

Универсальный солдатик
     
Группа: Модераторы
Сообщений: 8 634
Регистрация: 1-11-05
Из: Минск
Пользователь №: 10 362

|
Цитата(HHIMERA @ Jan 9 2013, 21:39)  Ещё раз... не то же самое!!! Смотрим в книгу... Конец передачи - RXNE и BSY изменяются одновременно. То есть, при проверке окончания передачи можно использовать и тот, и другой биты, с одинаковым успехом. При передаче многобайтовых последовательностей для записи байтов в DR лучше проверять TXE, а конец передачи определять, как сказано выше. Хотя можно записывать байты и по и RXNE, можно и по BSY . Но тогда появятся задержки между передачами байтов. Поскольку CS мы формируем программно, не страшно.
Цитата Просто пришло понимание, что и как работает... и только... Проверим? Для связи STM32F207 с M25PE40 (мастер и слейв, соответственно, пишу для полного понимания) мне пришлось программировать SPI следующим образом. Вывод NSS я прицепил на /S памяти, рассчитывая управлять аппаратно. Но не получилось. Пришлось использовать, как GPIO. CODE /* SPI1 -- связь с SFM M25PE40 8-bit, MSB first, SPEn, Fpclk2 / 4 (15 MHz), Master, CPOL=0, CPHA=0 */ SPI1->CR1 = SPI_CR1_CPHA * 0 | // Clock Phase SPI_CR1_CPOL * 0 | // Clock Polarity SPI_CR1_MSTR * 1 | // Master Selection SPI_CR1_BR_0 * 1 | // Baud Rate Control - fpclk2 / 4 = 15 MHz SPI_CR1_BR_1 * 0 | // SPI_CR1_BR_2 * 0 | // SPI_CR1_SPE * 1 | // SPI Enable SPI_CR1_LSBFIRST * 0 | // Frame Format SPI_CR1_SSI * 1 | // Internal slave select SPI_CR1_SSM * 1 | // Software slave management SPI_CR1_RXONLY * 0 | // Receive only SPI_CR1_DFF * 0 | // Data Frame Format SPI_CR1_CRCNEXT * 0 | // Transmit CRC next SPI_CR1_CRCEN * 0 | // Hardware CRC calculation enable SPI_CR1_BIDIOE * 0 | // Output enable in bidirectional mode SPI_CR1_BIDIMODE * 0; // Bidirectional data mode enable SPI1->CR2 = SPI_CR2_RXDMAEN * 0 | // Rx Buffer DMA Enable SPI_CR2_TXDMAEN * 0 | // Tx Buffer DMA Enable SPI_CR2_SSOE * 0 | // SS Output Enable SPI_CR2_FRF * 0 | // Protocol format - 0: SPI Motorola mode, 1: SPI TI mode SPI_CR2_ERRIE * 0 | // Error Interrupt Enable SPI_CR2_RXNEIE * 0 | // RX buffer Not Empty Interrupt Enable SPI_CR2_TXEIE * 0; // Tx buffer Empty Interrupt Enable
Обратите внимание на SSM и SSI. Ни при каких других комбинациях SPI не работал. В отличие от STM32F103, где была другая комбинация магических битов. Объясните, зачем нужны эти биты, если ногой NSS я управляю, как GPIO. Покажите, в каком месте руководства это написано. Покажите, как работает у вас. P.S. А мануал я листаю в начале начал, а не в конце концов.
|
|
|
|
|
Jan 9 2013, 19:18
|

фанат дивана
     
Группа: Свой
Сообщений: 3 387
Регистрация: 9-08-07
Из: Уфа
Пользователь №: 29 684

|
Цитата(ViKo @ Jan 9 2013, 20:22)  Насчет RXNE и BSY. Похоже, они переключаются одновременно в конце передачи. Что значит "похоже"? Как вы это выяснили? Нет, не одновременно. Цитата(ViKo @ Jan 9 2013, 20:22)  Но задержка на полтакта для программного снятия CS не нужна. Потому что выборка (защелкивание) данных ведомым устройством как раз и произойдет в момент, когда возникнет RXNE. А если на пару наносекунд позже? Понимаете, базируясь на RXNE, вы устраиваете гонки - кто первый примет последний бит. Если сначала примет устройство, потом STM-ка, то всё в порядке. А если в гонке победит STM-ка, то CS будет сброшен раньше чем нужно, и вся посылка будет потеряна.
--------------------
Если бы я знал, что такое электричество...
|
|
|
|
|
Jan 9 2013, 19:33
|
Местный
  
Группа: Участник
Сообщений: 226
Регистрация: 10-07-09
Пользователь №: 51 126

|
Цитата(ViKo @ Jan 9 2013, 23:09)  Покажите, как работает у вас. Вытащил из "мусорника"... Код do { // здесь то, что нужно } while (--cnt);
while(SPI2->SR & SPI_SR_BSY); // Wait for SPI Rx Buffer Empty Ничего примечательного... вроде... кроме комента... "Wait for SPI Rx Buffer Empty"... Он остался от проверки RXNE (неудачный копипаст)... Если вернуть проверку RXNE, то происходит потеря данных... А это то, что реально работает... SPI 9bit на STM32F100...
|
|
|
|
|
Jan 9 2013, 19:47
|

Универсальный солдатик
     
Группа: Модераторы
Сообщений: 8 634
Регистрация: 1-11-05
Из: Минск
Пользователь №: 10 362

|
Цитата(AHTOXA @ Jan 9 2013, 22:18)  Что значит "похоже"? Как вы это выяснили? по картинке Цитата А если на пару наносекунд позже?  У нас есть команды проверки флага, перехода, если установился, подготовки байта (CS) для засылки в порт, засылки в порт. Даже на 168 MHz тактовой это займет не один десяток ns. Пара nop, что вы добавляете, составит ~1/4 от всего количества команд. Цитата(HHIMERA @ Jan 9 2013, 22:33)  Вытащил из "мусорника"... вытащите из чего угодно не "мусор", а программирование битов SSM и SSI. Цитата(AHTOXA @ Jan 9 2013, 22:18)  Понимаете, базируясь на RXNE, вы устраиваете гонки - кто первый примет последний бит. Если сначала примет устройство, потом STM-ка, то всё в порядке. А если в гонке победит STM-ка, то CS будет сброшен раньше чем нужно, и вся посылка будет потеряна. Грубо говоря, они примут одновременно. Если не обращать внимания на скорость распространения сигналов по плате (~ 20 sm за 1 ns) и на разные пороги срабатывания триггеров в STM и ведомом устройстве (при нормальных фронтах SCK вряд ли разбежка будет больше 1 ns). Если SCK в ведомое устройство доберется с опозданием, то, очевидно, и CS так же опоздает. Во всяком случае, задержка именно на полтакта не нужна. Нужно смотреть на время удержания для конкретного ведомого устройства. В некоторых тормозных оно может быть большим, в некоторых равно 0.
|
|
|
|
|
Jan 9 2013, 19:48
|
Местный
  
Группа: Участник
Сообщений: 226
Регистрация: 10-07-09
Пользователь №: 51 126

|
Цитата(ViKo @ Jan 9 2013, 23:36)  а программирование битов SSM и SSI. А правильную инициализацию я тоже за вас писать буду??? Настраиваем всё как надо, а потом только SPI_CR1_SPE... А ведь в даташите это написано...
|
|
|
|
|
Jan 9 2013, 20:03
|
Местный
  
Группа: Участник
Сообщений: 226
Регистрация: 10-07-09
Пользователь №: 51 126

|
Цитата(ViKo @ Jan 9 2013, 23:55)  Ржу-нимагу! Я проверил экспериментально. Продолжайте... авось и заработает...
|
|
|
|
|
Jan 9 2013, 20:07
|
Местный
  
Группа: Участник
Сообщений: 226
Регистрация: 10-07-09
Пользователь №: 51 126

|
Цитата(ViKo @ Jan 9 2013, 23:55)  Вы по прежнему будете утверждать, что в STM всё идеально? Да! "Почему у меня всё работает, что я делаю не так?" (С)
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|