| |
|
  |
 MG Expedition ликбез ... |
|
|
|
|
 Jan 17 2013, 00:22
|
Участник
Группа: Участник
Сообщений: 57
Регистрация: 7-11-10
Из: Киев
Пользователь №: 60 702
|
Спасибо. Да, действительно надо было разблокировать раздел прежде чем конвертировать, видно я не корректно когда то завершил работу LM)
|
|
|
|
|
|
|
|
Jan 17 2013, 08:49
|
Гуру
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512
|
Цитата(Wildcat @ Jan 17 2013, 00:28)  Помогите решить проблему.
Имеется проект состоящий из 2 плат. После разных корректировок и исправлений первая плата открывается нормально, проходит и прямая и обратная аннотация. А вторая нет. Идет попытка восстановления из бэкапа и выдается ошибка:
Error: Unable to find padstack '0,2/0,4' for via range 1 to 10.
Error: Unable to load design (G:\Work\Mentor\MZP_14\MZP_14_160113\Board2_PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "0,2/0,4" defined for via layer range 1 - 10
Библиотека одна и такой падстек в ней есть. Непонятно еще то, что данная плата имеет 4 слоя, зачем ей падстек на 10 слоев ? 1. Чтобы не гадать выложите проект. 2. В диалоге есть два пункта: - загрузится из автосохранения - загрузится из последнего вашего сохранения обычно если не проходит первый, то проходит второй. Кроме того если не помогает, то есть возможность просто скопировать данные из папки \PCB\Work\BackupDatabase\ в папку \PCB\Layout\ Более подробно уже обсуждалось и здесь и тут3. ЦБ тут не причем, проблема в локальной библиотеке платы. Цитата(a-re-ja @ Jan 16 2013, 14:34) Добрый день!
Подскажите как можно учесть время прохождения / длину сигнала через переходное отверстие в CES, необходимо для разводки DDR3. Нашел в настройках возможность задать это значение через все переходное отверстие - setup/setup parameters/via definitions
Но вот если проводник из первого слоя переходит в третий CES все равно учитывает как будто он через все переходное прошел. У меня считает нормально
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru |
|
|
|
|
|
|
|
Jan 17 2013, 09:49
|
Частый гость
Группа: Участник
Сообщений: 104
Регистрация: 21-12-06
Пользователь №: 23 770
|
Цитата(fill @ Jan 17 2013, 12:49) 1. Чтобы не гадать выложите проект. 2. В диалоге есть два пункта: - загрузится из автосохранения - загрузится из последнего вашего сохранения обычно если не проходит первый, то проходит второй. Кроме того если не помогает, то есть возможность просто скопировать данные из папки \PCB\Work\BackupDatabase\ в папку \PCB\Layout\ Более подробно уже обсуждалось и здесь и тут3. ЦБ тут не причем, проблема в локальной библиотеке платы. Помог третий способ. В настройках платы стояло переходное 0,2/0,4 для слоев 1-10. Как оно туда попало - непонятно. Сама плата имеет всего 4 слоя. Убрал и поставил правильное количество слоев. Пока все работает. Большое спасибо.
--------------------
Затравленный и прижатый к стене кот превращается в тигра. Мигель Сервантес.
|
|
|
|
|
|
|
|
Jan 17 2013, 12:50
|
Частый гость
Группа: Свой
Сообщений: 118
Регистрация: 9-12-12
Из: Курск
Пользователь №: 74 767
|
Пустой участо создается полигоном "Plane obstructs"
--------------------
улыбаемся ...
|
|
|
|
|
|
|
|
Jan 18 2013, 17:17
|
Участник
Группа: Участник
Сообщений: 32
Регистрация: 15-06-09
Пользователь №: 50 288
|
Цитата(fill @ Jan 17 2013, 12:49) У меня считает нормально Странно... создал тестовый проект, там все нормально считает, буду разбираться. Спасибо за ответ.
|
|
|
|
|
|
|
|
Jan 18 2013, 20:50
|
ядовитый комментатор
Группа: Свой
Сообщений: 2 765
Регистрация: 25-06-11
Пользователь №: 65 887
|
Спасибо, и если честно, я рад этому- тому что пожаловал  . С дифпарами/констрейнами разобрался,с фпга разобрался- но есть некоторые мелочи, которые упущены из внимания. Вам,как одному из наиболее опытных пользователей аллегро очень рекомендую присмотреться к этому пакету повнимательней. По теме вопроса о виа на powerpad-ах: как влияет на процесс тип переходного SMD/NSMD и соответственно сама гемоетрия пада на слое паяльной маски на обоих слоях? Ситуация схожая с тем, что выложено Frederic в пдф http://megratec.ru/forum/1/?find=termopad, настройки те же, но делается в редакторе псб Прошу прощения за возможный оффтоп.
|
|
|
|
|
|
|
|
Jan 19 2013, 08:33
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(EvilWrecker @ Jan 18 2013, 23:42) Да, нужно поставить переходное именно на powerpad- однако сделать это не удается и возникает сообщение: Cannot resolve immovable metal conflicts Во первых, сразу советую ставить туда не переходные, а MVO (multi via object). Удобнее. На картинке - два MVO размером 3x7 via на одном паде. Во вторых, cannot resolve immovable metal conflict - я писал выше уже, диалог Pad Entry, и т.д. Вот с картинкой:
В третьих, SMD/NSMD бывают пады, в основном под BGA, но никак не виа. иметь SMD via - бессмыслица, так как SMD-исполнение приносит пользу лишь для пайки. геометрия маски на VIA никак не влияет, так как маска открыта и так на самом поверпаде, следовательно, что бы там в виа не было, она будет открыта и на всех виа, попавших в открытие маски поверпада, что собственно и нужно. ------- Вопрос к fill - а можно как-то в настройках или в текстовых конфигах расширить набор прямоугольных MVO, чтобы, например, вплоть до 10х10 был выбор?
|
|
|
|
|
|
|
|
7 чел. читают эту тему (гостей: 7, скрытых пользователей: 0)
Пользователей: 0
|
|
|
