|
|
  |
ZYNQ, вопрос |
|
|
|
Jan 28 2013, 13:40
|
Местный
  
Группа: Свой
Сообщений: 377
Регистрация: 23-12-06
Из: Зеленоград
Пользователь №: 23 811

|
Цитата(Kuzmi4 @ Jan 25 2013, 17:42)  На сколько я понял симуляция сборки PS+PL возможна только в связке [ZC702 Board]+[ISim Simulator]. Это мягко говоря немного некрасиво (на мой взгляд). ISim Simulator, на мой взгляд, уже само по себе не красиво. Но правильно ли я Вас понял, что Вы подразумеваете co-simulation? И не уж-то xilinx предлагает это делать в ISim?
|
|
|
|
|
Jan 28 2013, 14:04
|

Гуру
     
Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329

|
2 Mad_max да, правильно - Xilinx предлогает желающим просимулировать всё в куче использовать xapp744: Цитата Zynq-7000 AP SoC HIL technology is a technique that simulates, debugs, and test both the PS and the PL portions of a Zynq-7000 AP SoC design. All of the AXI-based IP connected to the PS through the master/slave general purpose (GP), high performance (HP), or auxiliary coherency port (ACP) can be simulated in ISim, while the PS is simulated in the hardware (the ZC702 board)... Хотел бы указать самые "занимательные места" но там весь документ "занимательный".... Вот я и интересуюсь у людей, кто уже поработал с этой платформой - как они решали вопрос симуляции всего в куче (неужто так как написано в xapp744??)??  Пока реально для себя вижу такой выход: отлаживать логику в симуляторе до последнего, а потом вставлять чипскоп, писать внимательно прогу и смотреть как оно там на шине бегает. Немного изврат конечно, но другого выходя пока не вижу. Я просто это всё к чему - уже больше полугода можно щупать ZC702, скоро уже можно и камни заказывать не ES, а нормального test-environment для отладки всего барахла я не вижу. Возникает (и крепнет) желание закинуть это чЮдо в долгий ящик и дождаться такого же от Altera.. Кстати, никто не в курсе, когда девкит от Alter-ы можно пощупать будет?
|
|
|
|
|
Jan 28 2013, 15:10
|

Лентяй
     
Группа: Свой
Сообщений: 2 203
Регистрация: 11-10-04
Из: Санкт-Петербург
Пользователь №: 843

|
Цитата(Kuzmi4 @ Jan 28 2013, 18:04)  Кстати, никто не в курсе, когда девкит от Alter-ы можно пощупать будет? Ну, строго говоря, инженерные образцы Cyclone V SoC тоже уже есть. И с отладочной платой я тоже уже поигрался  Даже фотка есть, правда на телефоне и в потемках - завтра скачаю, могу запостить  Официальная информация следующая: Cyclone V SoC ES будут доступны для поставок в марте, а первые серийные чипы - в конце второго квартала (~ май). Отладочные наборы с ES'кой будут доступны в апреле. Кстати, заказы на эти отладочные наборы Altera уже принимает. Я себе такой уже заказал  Ждем-с  Отладочные наборы с серийной микросхемой должны быть где-то в мае-июне. О доступности средств разработки - ARM DS-5 Altera Edition: - customer beta : март; - релиз : апрель (вместе с отладочным набором). Лицензию для ARM DS-5 Altera Edition надо запрашивать через ARM по серийному номеру отладочного набора (ну или действовать русским народным способом  ).
--------------------
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
|
|
|
|
|
Jan 30 2013, 09:39
|

Лентяй
     
Группа: Свой
Сообщений: 2 203
Регистрация: 11-10-04
Из: Санкт-Петербург
Пользователь №: 843

|
Цитата(gosu-art @ Jan 30 2013, 11:43)  ну и на СV soc младший тоже цену было интересно бы узнать. Можно в личку  В отличии от цинка, у Альтеры объявлен вариант SoC с одноядерным процессорным блоком. Из всего семейства это будет самым дешевым вариантом. По поводу конкретных цифирей можно поговорить, но у Альтеры сейчас все цены фактически договорные. Поэтому не имеет смысла говорить только о "розничных ценах" Но можно будет, например, назвать "вилку" - минимальная vs розничная цена  Причем разница между ними может быть в разы  За конкретикой - в личку. Вот, как обещал - фотка альтеровского кита, мы на нем Linux запускали. К нему там ARM'овский DStream подключен. Сорри за качество - фоткал телефоном и в потемках.
Эскизы прикрепленных изображений
--------------------
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
|
|
|
|
|
Feb 25 2013, 09:09
|

Гуру
     
Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329

|
Возник вопрос касательно записи из PL в область PS-DDR: Пишу в самую верхнюю область (0х0010_0000) которая доступна всем мастерам PL+PS одинаково (судя по документации - Table4-1, UG585). Сделал специально тестовый проект, где мой мастер пишет по предварительно заданному софтом из PS адресу (0х0010_0000), данные в том регионе инициализирую нулями перед началом работы с мастером. Вижу чипскопом, что данные заходят в AXI_HP0, пишется по кругу, конец записи мониторится по статусу через AXI_GP, но в конце работы программы в заданных адресах имею те же нули. Настроек для AXI_HP0 не очень много - только включить и AUTO/CUSTOM-MAP на адреса. Пока работаю с AUTO-MAP, в примере от AD где работа с HDMI у них тоже AUTO-MAP, но у них почему то данные можно прочитать мастером из PL (у меня правда получается что нельзя записать из PL). Есть ли у кого опыт работы с AXI_HP? Как с ним нужно работать/настраивать чтоб была запись в область DDR 0х0010_0000, которая доступна всем мастерам PL+PS?
|
|
|
|
|
Mar 4 2013, 11:02
|

Лентяй
     
Группа: Свой
Сообщений: 2 203
Регистрация: 11-10-04
Из: Санкт-Петербург
Пользователь №: 843

|
Цитата(Kuzmi4 @ Feb 27 2013, 14:09)  Так же доступны 3 борды Altera SOC: EBV/ALTERA/PLDA с разными начинками и примерами. ... Найти представителей PLDA не смогли  Про PLDA смотрите здесь : SoMC-S6 System-on-ModuleСправедливости ради нужно сказать, что такая же штука есть и для цинка.
--------------------
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|