Не может ли кто-нибудь поделится файлами примерчиков
от менторовского UVM/OVM cookbook?

Выложил в upload/CODE

Большое спасибо!

а можно поподробнее - что за "менторовский UVM/OVM cookbook" и где его достать?

Рецепты по использованию методологии UVM, доступен после регистрации:
https://verificationacademy.com/cookbook

/upload/DOC/SystemVerilog

Спасибо! Весьма полезная метОда, датируется 2011 годом... на verificationacademy.com после регистрации мне не удалось найти такой полной компиляции UVM+OVM как эта

Привет всем! Я начал работать в UVM, но многие вещи, которые  не понимаю, я хотел бы спросить, если у кого-то есть пример создания UVM testbench?

В дистрибутиве UVM есть хорошие примеры в каталоге examples/integrated.

А есть доступный простой пример использования этого OVM, чтобы можно было понять преимущества и возможности этой фигни?
Жлеательно в виде проекта, с описанием чё нажать чтоб все работало... Для альтеры.

я хочу невозможного??? надо из logic [5:0] сделать стринг, чтоб вывести число на экран через uvm_report. пытаюсь привести через str_val = 'string(logic_val), но пишет всякие символы! ткните носом, пожалуйста(

$psprintf/$sformat ваш выбор

Случайно наткнулся на перевод нескольких страниц обзора новых фич в SV-2012. Перевод хороший, можно было бы сказать отличный, если бы не парочка косяков.
https://freelance.ru/download/?id=395680

Здравствуйте! А в каком разделе стандарта SV четко написано, какие операторы являются синтезируемыми, а какие нет?

В стандарте не описано, но зато есть статья:
http://www.sutherland-hdl.com/papers/2013-...rilog_paper.pdf