Здравствуйте!
Есть задача - разработать LVDS интерфейс для ПЛИСины (Моделирую в Cadence). Нашел много различных статей, есть варианты схемы, но сразу возник вопрос:
Какие тесты надо проводить для того, что бы максимально протестировать полученные схемы? У меня кроме временного анализа в голову ничего не приходит - подаю на входы импульсы смотрю дифференциальный выход. Но ведь этого явно мало!
И на какие параметры надо обратить особое внимание?

Сразу всплывает вопрос по Cadence - как в этой программе можно смоделировать передающий кабель? может какое приложение есть или специальное тестовое окружение?

И последний вопрос, по схеме.
Суть в следующем: необходимо передавать информацию из ПЛИС, основным является LVDS, но в необходимо сделать так чтобы в зависимости от сигнального бита информация передавалась дрим способом, в частности - SSTL. Как это организовать? Перерыл кучу статей ничего конкретного не нашел...

Если есть какая нибудь полезная литература ,дайте пожалуйста ссылку. Буду особо благодарен если у кого нибудь есть ссылка на стандарты:
1. IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI), 1596.3 SCI-LVDS Standard, IEEE Std. 1596.3-1996, 1994.
2. Electrical characteristics of low-voltage differential-signalling (LVDS) interface circuits, TIA/EIA-644, National Semiconductor Corp., ANSI/TIA/EIA, 1996.

Нигде нет в открытом доступе.

Заранее всем благодарен за помощь.