Итак необходимо реализовать КИХ фильтр на DSP slice, который представляет из себя последовательно включенный умножитель и сумматор:


Для общего случае (рисунок 1 - fir1) структура КИХ фильтра прекрасно ложится на DSP48.
А как быть с симметричным КИХ (рисунок 2 - fir2)? На первый взгляд умножителей в два раза меньше, но на первый сумматор перед умножением на a0..a3 также требуется DSP48. В итоге получается , что сэкономить на количестве DSP slice не получается.

Почему же не получается? У вас на картинке на фильтр 10-го порядка уйдёт всего 5 умножителей.
По поводу первого сумматра :
1. Его можно и на логике селать.
2. Если речь идёт за Xilinx, то в их DSP блоке есть preadder - пользуйте его.

Хм...действительно. Наконец-то добавили preadder в DSP48.
Спасибо. Вопрос решен.