реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> AT91SAM9XE512 & MMU, разместить таблицу трансляции во FLASH
Genadi Zawidowsk...
сообщение Mar 31 2013, 16:38
Сообщение #1


Профессионал
*****

Группа: Участник
Сообщений: 1 620
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634



В применении без внешней RAM есть только 32 килобайта внутренней памяти. Тратить 16 килобайт под таблицу трансляции адресов как-то жаль. Разместил таблицу во FLASH, MMU и DCache (ICache работал и раньше) включил. Вроде живёт.
Вопросы:
1) имеет ли смысл по скорости?
2) как правильно выполнить сброс DCache в SRAM перед DMA записями (не целиком, а только указанный диапазон MVA)
3) как правильно выполнить инвалидацию DCache после операции чтения блока откуда-либо по DMA (указанный диапазон адресов).
Помнится, в Intel 486 это происходило автоматически...

В двух последних вопросах хотелось бы видеть код, сами функции обращения к CP15 есть или могут быть написаны по мере необходимости.
Как я понимаю, нужно учитывать размер строки TLB и выдавать команды для всех требуемых адресов, инкреметируя начало буфера на размер строки?

Сообщение отредактировал Genadi Zawidowski - Mar 31 2013, 16:49
Go to the top of the page
 
+Quote Post
Genadi Zawidowsk...
сообщение Mar 31 2013, 20:15
Сообщение #2


Профессионал
*****

Группа: Участник
Сообщений: 1 620
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634



Сделал так:
CODE
#define MK_MVA(addr) ((unsigned long) (addr) & ~ 0x1fUL)


void arm_hardware_invalidate(const void * base, size_t size)
{
enum { CACHEROWSOZE = 32 };
unsigned long len = (size + (CACHEROWSOZE - 1)) / CACHEROWSOZE + (((unsigned long) base & (CACHEROWSOZE - 1)) != 0);
unsigned long mva = MK_MVA(base);
while (len --)
{
CP15_invalidateCacheSingleEntryMVA(mva); // очистить кэш
mva += CACHEROWSOZE;
}
}

void arm_hardware_flush(const void * base, size_t size)
{
enum { CACHEROWSOZE = 32 };
unsigned long len = (size + (CACHEROWSOZE - 1)) / CACHEROWSOZE + (((unsigned long) base & (CACHEROWSOZE - 1)) != 0);
unsigned long mva = MK_MVA(base);
while (len --)
{
CP15_cleanDCacheEntryMVA(mva); // записать буфер, кэш продолжает хранить
mva += CACHEROWSOZE;
}
}

void arm_hardware_flush_invalidate(const void * base, size_t size)
{
enum { CACHEROWSOZE = 32 };
unsigned long len = (size + (CACHEROWSOZE - 1)) / CACHEROWSOZE + (((unsigned long) base & (CACHEROWSOZE - 1)) != 0);
unsigned long mva = MK_MVA(base);
while (len --)
{
CP15_cleanInvalidateDCacheEntryMVA(mva); // записать буфер, очистить кэш
mva += CACHEROWSOZE;
}
}


Гложет мысль - выгонять кэш в 3-х килобайтном буфере может быть накладно по ресурсам? 100 вызовов обращения к CP15...
Go to the top of the page
 
+Quote Post
Genadi Zawidowsk...
сообщение Apr 4 2013, 16:16
Сообщение #3


Профессионал
*****

Группа: Участник
Сообщений: 1 620
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634



Пытаюсь для отладки увидеть, что произойдёт при обращении (записи) "отсутствующую страницу. Почему-то в обработчик Data Abort не попадаю... Действительно ли это должно произойти?
Go to the top of the page
 
+Quote Post
DASM
сообщение Apr 4 2013, 19:46
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 3 644
Регистрация: 28-05-05
Пользователь №: 5 493



Простите мою неграмотность, но как TLB может вообще лежать во flash ? Там же вроде очень быстрое ОЗУ надо.
Go to the top of the page
 
+Quote Post
aaarrr
сообщение Apr 4 2013, 20:19
Сообщение #5


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Это не TLB, а Translation Table. Особо быстрая память ей ни к чему, как раз по причине наличия TLB (Translation Lookaside Buffer). Почему-то эти две разные совершенно сущности постоянно путают.

Цитата(Genadi Zawidowski @ Apr 1 2013, 00:15) *
Гложет мысль - выгонять кэш в 3-х килобайтном буфере может быть накладно по ресурсам? 100 вызовов обращения к CP15...

ИМХО, мудрить с кэшем во многих случаях большого смысла не имеет:
- Если DMA работает на передачу, то гораздо проще объявить область памяти NCB, а перед запуском DMA чистить буфер записи. По скорости проигрыша практически не будет.
- Если DMA работает на прием, реальный выигрыш будет только при последующем массированном случайном доступе, что в общем случае нетипично.
Go to the top of the page
 
+Quote Post
Genadi Zawidowsk...
сообщение Apr 4 2013, 21:42
Сообщение #6


Профессионал
*****

Группа: Участник
Сообщений: 1 620
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634



Объявить некешируемой часть памяти не получается - атрибуты при одноуровневой таблице распространяются на зоны в мегабайт размером.
Наличие выигрыша будет проверяться осцилографом по времени нахождения в прерывании.

Сообщение отредактировал Genadi Zawidowski - Apr 4 2013, 21:44
Go to the top of the page
 
+Quote Post
aaarrr
сообщение Apr 4 2013, 21:57
Сообщение #7


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Цитата(Genadi Zawidowski @ Apr 5 2013, 01:42) *
Объявить некешируемой часть памяти не получается - атрибуты при одноуровневой таблице распространяются на зоны в мегабайт размером.

Тогда есть смысл сделать многоуровневую таблицу - все равно все пути осядут в TLB.

Ну и попутно вопрос: а точно ли нужен DCache? Двукратный прирост скорости при операциях с памятью, конечно,
никогда не мешает, но ведь внутренняя SRAM и сама по себе достаточно быстрая.
Go to the top of the page
 
+Quote Post
SII
сообщение Apr 5 2013, 02:16
Сообщение #8


Знающий
****

Группа: Свой
Сообщений: 549
Регистрация: 13-07-10
Из: Солнечногорск-7
Пользователь №: 58 414



Если внутренняя память может быть включена как TCM (Tightly Coupled Memory -- тесно связанная память), то кэширование ей не то что не нужно -- оно просто неприменимо. Это надо описание на проц смотреть.
Go to the top of the page
 
+Quote Post
Genadi Zawidowsk...
сообщение Apr 5 2013, 04:48
Сообщение #9


Профессионал
*****

Группа: Участник
Сообщений: 1 620
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634



Цитата(aaarrr @ Apr 5 2013, 01:57) *
Тогда есть смысл сделать многоуровневую таблицу - все равно все пути осядут в TLB.

Ну и попутно вопрос: а точно ли нужен DCache?


Например, много операций pcm->a-law и назад (32 штуки прерывание 8 кГц). т.е., константные данные во flash. Надеюсь на ускорение работы. Хотя, для этого хватает и WT кэширования, которое для FLASH и включено. А WB это так... хочется же запаса!

Сообщение отредактировал Genadi Zawidowski - Apr 5 2013, 04:48
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st July 2025 - 16:16
Рейтинг@Mail.ru


Страница сгенерированна за 0.01451 секунд с 7
ELECTRONIX ©2004-2016