Почти все стандартные шины (CoreConnect, AMBA, etc) в качестве сигналов запроса доступа к шине используют сигнал означающий факт запроса и сигнал направления (R/W).

Почему не применяют отдельные сигналы R + W? Вроде логичнее выглядит, не?

Понятно, что конвертация одного в другое - это примитивная логика.

Я не знаю о чем вы. Квартус ругается на шины с Z состоянием. Шина туда и обратно совершенно разная сущность.

в авалоне там и есть

Я о замене 2-х сигналов Req (запрос на доступ) и RnW (1 - Read, 0 - Write) на 2 сигнала R (Read) и W (Write).

Тогда R = Req & RnW и W = Req & ~RnW.

Никакого 3 состояния.




Да, действительно.

Ну то-есть особых преимуществ ни у какого конкретного варианта нет.

Не знаю. Есть мемори реад реквест и мемори врайт реквест. Все логично.

вопрос детерминации

Запрос на шину
и режим чтение - запись
позволяет работать так
Если есть запрос смотрим куда.

Если есть 2 запроса
запрос чтения
запрос записи
то если есть запрос, то надо понять какой, а потом еще проверить что нет одновременных запросов, а потом еще придумать логику как разруливать двойной запрос, и описать приоритет запросов...

А в целом да, те же 2 сигнала, просто так удобнее...

Сигнал Req требуется арбитру шины, для выбора одного из нескольких ведущих устройств, запрашивающих доступ, при этом неважно, что будет производиться чтение или запись. Сигнал R/W предназначен для ведомого.

Не понял. RW подразумевает двунаправленную шину. Что внутри ПЛИС - плохо.

Еще раз: сигнал от мастера (1 бит), если 1, то производится чтение, если 0 запись. О том как устроены шины данных речь тут не идет.

А если надо и прочитать и записать? Еще один сигнал вводить?