Есть работающий дизайн, использующий двунаправленные выводы. Анализировал его на предмет применить в другом проекте и обнаружил, что у меня неправильно сделано управление OE, то есть буферы всегда стоят в разрешении выдачи. Протёр глаза, поставил Signaltap на Postfit - убедился: да, всегда стоят на выдачу. Однако дизайн работает.

У коллеги была версия, что просто выходное сопротивление подключенной снаружи микросхемы намного ниже выходного сопротивления FPGA (у которой ограничение тока 8mА). Но я померял напряжения на линии в момент статического состояния шины - они совпадают с питающими до четвёртого знака.

Вопрос: как такое может быть?

Такого быть не может. Это колдовство.

Можно включить все выходы ПЛИС на выход в 1, все выходы внешней микросхемы тоже на выход в 0, и посмотреть кто кого. Потом все выходы ПЛИС в 0, а внешнюю микруху в 1. Тоже посмотреть кто кого. Ну и температуру всего этого беспредела нужно контролировать.