Там у вас в проекте змейки сигналов идут прямо поверх разрыва в опорном слое, несколько раз пересекая его. Это работать никак не заставишь, импеданс скачет в разы. Я думаю, качество сигнала там просто отвратительное.
А зачем вы трассировку у китайцев заказали, если не секрет?

До меня заказывали. Одним словом, "понять, простить и отпустить" . Сейчас сам переразвожу новую плату в менторе.

Оттрассировал свою плату. Тщательно выровнял все дорожки. Начал считать в Hyperlynx. На 1300 все проходит на ура. На более высоких частотах столкнулся с влиянием соседних дорожек. Например, есть две трассы шины данных, которые лежат в стороне от основных трасс. Пришлось их длину уменьшать примерно на 4 мм, чтобы прошли тесты на 1866 мбт. Вот и вопрос, то ли тщательно выравнивать и оставлять (но тесты не проходят), или доверять результатам просчета и делать некоторые дорожки заведомо короче, что скажут профи. Кстати , столкнулся с тем , что тромбоном на 1600 и больше выравнивать удобнее, чем змейкой. Там уже важны зазоры между трассами. Увеличить зазоры не могу, тк плата 4 слойная, те только два сигнальных слоя.

2КонстантинТ
В чем просчитываете, в Batch Simulation?
Какие у вас мин зазоры между трассами? В одном ли слое находится адрес и данные?
В любом случае зазор нужно сделать не менее 3w на таких частотах, а если выравниваете тромбонами,
то и в тромбоне такой же зазор.
Я создавал тут тему насчет Batch Simulation, но на самом интересном она утухла. Мне тоже интересно, можно ли
полностью доверится тому что он выдает (если, конечно, все заведомо верно настроил).

Да , в Batch Simulation. Зазоры - 3W. Вначале смотрю качество сигнала, чтобы не было звона и визуально подгоняю, чтобы в одно время приходили. Потом симулятором, плюс в конце - с учетом взаимного влияния. И вот такая петрушка получается, что крайние трассы приходится укорачивать, плюс подбирать характер змейки, чтобы не было искажений сигнала (в начале или конце дорожки), плюс смотреть , где находится переходное. Одним словом, сеанс разоблачения черной магии. Гуру молчат ...


Кстати . посмторел в рефе, там дорожки одинаковой длины, но стробы (DQS) относительно данных удлинены на 7 мм

Я хоть и не гуру, но в это верю. Более того, у меня стойкое ощущение, что на DDR4 с этим мы столкнемся в полный рост. Вот, для примера видео от аджилента. Т.е. не только менторовский симулятор об этом знает, следовательно можно ему доверять. В какой степени ответить не могу, т.к. не имею средств и соответствующей измериловки.


Это может быть особенностью контроллера, т.е. именно для этого контроллера так надо делать. Что за реф-то, что за контроллер?

Броадкомовский чип, особенностей никаких нет, хотя всю инфу приходится вытягивать клещами из производителя. Самое интресное, что допускают в рефе ставить переходные на приличном расстоянии от падов, те трасса 2100 милс, а переходное - 185 милс от пада.


За видео спасибо, действительно поучительно, так нигде об этом не сказано.

Сорри, а как Вам это удается? В смысле, вытягивать? И откуда уверенность, что нет особенностей? Бродком Вам отвечает на вопросы?

Я смотрю Вы еще ровняете... Вопрос - учитывались ли при проектировании Pin Delay чипа? Из своего опыта знаю, что только на подложке разброс длин имеем больше 10мм. Так что если добавить эти 10+ мм к длинам трасс на плате, то ничего удивительного в таком процессе выравнивания уже нет.
А насчет наводок подумайте - они возникают в момент изменения состояния сигналов, на фронтах. Вопрос - а в какой ммоент происходит сэмплирования сигналов? На фронтах? Нет. Тогда какие проблемы от этих наводок?

Под NDA. Да отвечает.

Пардон за назойливость, а как Вы его получили? Куда обращались? Чем завлекали?

Там достаточно навороченый контроллер, который при старте автоматом подгоняет задержки по каждой линии и выдает в в консоль логи, те можно визуально увидеть разброс и пресчитать в пс. Поэтому подложку не учитываю, да и нет такой инфы, беру стандартную IBIS модель и считаю. По наводкам смотрю сигнал, чтобы не было дребезга на фронтах и спадах сигнала. По наводкам - там есть просчет с учетом crosstalks, он занимает в два раза больше времени, он например выдал мне одну проблемную трассу на 1866. Ума не приложу, как это у броадкома работает на 2133.


Да ничем, это фирма с ними работает. наксолько я знаю, там был достаточно длительный процесс аккредитации.

Имеется ввиду write leveling? Это ж стандартная функциональность. Более того, в некоторых чипах рекомендуют это отключать и прописывать задержки ручками. Но все равно стоит проверить, нужно ли учитывать Pin delay. Вот прямо у бродкома и спросите, может легко случиться так, что Вам выдадут файлик с задержками. А может, скажут, что Вас это волновать не должно.


Ну так о том и речь, что нужно количественное знание, насколько можно доверять симулятору. Тут помочь Вам вряд ли смогут.


Понятно, что не Вы лично. Я про фирму и спрашиваю, не подскажете, куда идти?

К сожалению, это не моего уровня вопросы. Не это их собственный алгоритм, он назыается shmoo. Он выравниват задержки по всем линимя (и адрес и данные). Кстати, чтобы не было звона на фронтах лучше делать не широкие, но длинные змейки с 3W зазорами. те как можно дальше уходить от индуктивностей.

Информация по Pin Delay у Броадкома есть, во всех их референсах она имеется и мы всегда ее используем.

Чтобы немного прояснить вопрос с кросстолками - это не та проблема, с которой реально нужно бороться в пределах одного
синхронного интерфейса. У меня в работе сейчас вот эта плата:



DDR3-1333 она работает. Чтобы было смешнее - дизайн 2-слойный.