Как перетащить компонент с частью разведенных дорожек?
А то в режиме разводки корпус не "зацепляется" и наоборот.
Еще, что то автоматическая переразводка при перетаскивании компонента работает так криво, что приходится сначала отрубать кончики линий у компонента а потом перетаскивать и доводить линии, может что посоветуете, ну или хотя бы как эту "дрянь" выключить?

Ну вот это самое и надо делать. Желательно автоматически, без этого работа действительно нудная.

вручную от силы 2 секунды на refdes, а автомат никогда не поставит как надо, как и авторасстановку компонентов на плате.

+101%

далее
шелк ставлю только для элементов начиная с 0603 и обязательно для BGA (требование по визуальному контролю)
для элементов 0201 вообще не ставлю шелк, т.к. нет места
и как народ для 01005 будет применять - вообще молчу

И название решили поменять...
И даже обсуждение названия http://communities.mentor.com/mgcx/message/42122#42122
"M1 is a better brand name than VX" тем более, что VX типа занято какими-то "nereve agent"

Кстати, selection независимый от типа объектов был в умершем пикаде. Развитие идет по спирали.

Вопрос fillу. В CES ввожу в Pin Package Length значения, предоставленные производителем чипа. С учетом этих значений выравниваются трассы. Hyperlynx учитывает эти значения в DDR batch simulation?

Напрямую нет. В визарде есть возможность сформировать временнУю модель, возможно это и есть решение (пока нет времени разбираться).

Здравствуйте. Сразу извиняюсь, если не в той теме пишу, другой подходящей не попалось. Я только начала учить MG, возник вопрос по созданию фанаутов в BGA корпусах. Судя по имеющимся видео есть вариант через Auto route, а есть через функцию Route - BGA fanouts & Escape. Но вторая у меня почему-то неактивна (рисунок прилагается). Какие функции надо проверить для нее и в каких изначальных настройках она нуждается? И еще, обозначение пинов 1:L, 2:L мне как-то не нравятся (на том же рисунке резистор). Это нормальное явление, или можно как-то отключить это дело?
А с помощью Auto route у меня получается неправильно. Слишком большие переходные отверстия, которые видимо не хотят в серединку вставать. Падстек с нужной мне via я сделала, только как ее теперь подцепить туда куда нужно я не нашла. (рисунок 2)
Заранее спасибо за ответы.

затрудняюсь сказать
попробуйте включить все лицензии


DisplayControl/Part/PinNumber Type


пропишите более жесткие зазоры
или добавте via меньшее по размеру и сделайте RuleArea и в CES пропишите для него via


я обычно делаю альтернативный Cell с разводкой на via

Спасибо, буду пробовать.
Еще такой вопрос. Для моделирования проекта IBIS модели добавляются в разведенную плату CES IBIS component name, или нужно их еще на более раннем этапе добавлять? И посоветуйте, пожалуйста, на личном опыте, какая утилита для симуляции проекта более удобна?

upd.
спасибо, получилось))))

Включила все лицензии, появился пункт BGA Fanout & Escape. Тут все ок. Но не одно, так другое))
во вкладке эскейпов не активен ни один слой, и соответственно невозможно их сгенерировать. (рис. 1) Где проверить настройки слоев? В display control все 4 активны. На всякий случай даю рисунок вкладки фанаутов, может там что-то не то.

И

этот вопрос все еще актуален.
Спасибо.

Сам недавно разбирался с этим. Сначала выставьте значение в generate escape outlines, настройте и сгенерите сам фанаут. Затем перейдите во вторую вкладку и создайте сами отводы трасс. Где-то видео было на эту тему, не смог найти ссылки.

http://www.youtube.com/watch?v=_G7c13vNY8E
Если вы про это видео. Но там generate escape outlines обозначено None, как и у меня, но там все активно.

нет, у меня другое. попробуйте сделать так, как я написал.

Здравствуйте люди. подскажите пожалуйста есть ли возможность в expedition разместить компоненты группой на плату, допустим прямоугольной сеткой с одинаковыми расстояниями между компенонтами.?