Добрый день! При написании правил LVS для Assura возникли некторые сложности. Не получается экстагировать из топологии порты: при сравнении со схемой ошибка по портам - в схеме присутствуют,
в топологии нет. С DIVA и Calibre таких проблем не возникало. Я уже перебрал множество вариантов и в блоке определения слоев и в блоке определение соединений, порт создавал и просто текстовой меткой, и с
использованием Create->Pin... в топологическом редакторе. Может кто-либо уже сталкивался с подобной проблемой и решил ее. Подскажите пожалуйста.
Спасибо за ответы.