| |
 Программа для разводки платы с описанием схемы текстом, Схема не в графическом виде, а в текстовом. В чем эо можно развести? |
|
|
|
|
  Aug 8 2013, 13:32
|
Lazy
Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76
|
Цитата(Шестилапый @ Aug 8 2013, 12:13)  Схемы для цифровой аппаратуры как-то странно выглядят, если используется хотябы пара микросхем с более чем 200 выводов. На паре листов A1 прямоугольнички подключенные к шинам. Толку от графического представления такой схемы немного. Хочется задать соединения выводов микросхем текстом. Самому написать нетлист в рукопашную вообще возможно, сам делал что-то подобное для PCAD.
Но всё же хотелось узнать, есть ли ткие программы, где схему для разводки платы можно делать не в графическом виде, а в текстовом. На языке HDL например или в каком-то ещё формате. У меня на листах А3 есть чипы и с 1000+ выводами. Естественно не на одном. Делите компонент на секции по функц. признаку, размещайте их на разных листах. Например, у меня есть 9 секций для PCIe свича. Каждая из секций на отдельном листе (кроме земли - 3 секции на одном) Или может чего-то я не понял?
Эскизы прикрепленных изображений
--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
|
|
|
|
|
|
|
|
Aug 9 2013, 04:27
|
Частый гость
Группа: Участник
Сообщений: 78
Регистрация: 2-09-09
Из: Санкт-Петербург
Пользователь №: 52 153
|
Цитата(HardEgor @ Aug 8 2013, 16:15) Так обычный нетлист, пишешь в текстовом релдакторе, потом импортируешь в программу и разводишь. Какой "обычный нетлист"? По каким правилам пишешь? В какую программу импортируешь? Цитата(Victor® @ Aug 8 2013, 17:32) У меня на листах А3 есть чипы и с 1000+ выводами. Естественно не на одном.
Делите компонент на секции по функц. признаку, размещайте их на разных листах.
Например, у меня есть 9 секций для PCIe свича.
Каждая из секций на отдельном листе (кроме земли - 3 секции на одном)
Или может чего-то я не понял? Как нарисовать схему с элементами с многими выводами я знаю. Вопрос стоит так: в каких программах можно задавать схему текстом? И как там это делается?
|
|
|
|
|
|
|
|
 Aug 9 2013, 06:04
|
Lazy
Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76
|
Цитата(Шестилапый @ Aug 9 2013, 07:27) Какой "обычный нетлист"? По каким правилам пишешь? В какую программу импортируешь?
Как нарисовать схему с элементами с многими выводами я знаю. Вопрос стоит так: в каких программах можно задавать схему текстом? И как там это делается? OrCAD например, понимает EDIF. Нарисуйте что-то достаточно простое, потом экспорт и посмотрите EDIF для интереса. ЕМНИП он достаточно читабельный. Попробуйте в EDIF что-то написать и экпортировать в OrCAD. EDIF вроде как пром. стандарт. Наверняка поддерживается всеми основными CAD. +++ Поищите что-то на тему "VHDL to EDIF" - будете "писать схемы" на структурном VHDL. Вроде как разные FPGA тулзы это (VHDL - EDIF) поддерживают. Немного будет притянуто за уши - но попробовать можно. Обратите внимание, что надо будет номера пинов писать аттрибутами в VHDL. +++ ЕМНИП - есть что-то у Cadence, что позволяет таблицами "рисовать" схемы.
--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
|
|
|
|
|
|
|
|
Aug 9 2013, 07:12
|
Lazy
Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76
|
Цитата(Victor® @ Aug 9 2013, 09:04) OrCAD например, понимает EDIF.
Нарисуйте что-то достаточно простое, потом экспорт и посмотрите EDIF для интереса.
ЕМНИП он достаточно читабельный. Попробуйте в EDIF что-то написать и экпортировать в OrCAD.
EDIF вроде как пром. стандарт. Наверняка поддерживается всеми основными CAD.
+++
Поищите что-то на тему "VHDL to EDIF" - будете "писать схемы" на структурном VHDL.
Вроде как разные FPGA тулзы это (VHDL - EDIF) поддерживают. Немного будет притянуто за уши - но попробовать можно.
Обратите внимание, что надо будет номера пинов писать аттрибутами в VHDL.
+++
ЕМНИП - есть что-то у Cadence, что позволяет таблицами "рисовать" схемы. Вот попробовал в Каденсе экспорт. Схемка и нетлист в EDIF. Думаю "писать" схемы охота пропадет. Разве что искать что-то касательно VHDL/Verilog. Код (edif TOP
(edifVersion 2 0 0)
(edifLevel 0)
(keywordMap (keywordLevel 0))
(status
(written
(timeStamp 2013 08 09 07 09 24)
(program "CAPTURE.EXE" (Version "16.6.0.d001"))
(comment "Original data from OrCAD/CAPTURE schematic"))
(comment "")
(comment "Friday, August 09, 2013")
(comment "D:\EDIF_TEST.DSN")
(comment "")
(comment "")
(comment "")
(comment "")
(comment "")
(comment ""))
(external OrCAD_LIB
(edifLevel 0)
(technology
(numberDefinition
(scale 1 1 (unit distance))))
(cell (rename &93LC56ATMINUSIBAROT "93LC56AT-I/OT")
(cellType generic)
(comment "From OrCAD library IC1.OLB")
(view NetlistView
(viewType netlist)
(interface
(port &1 (direction OUTPUT))
(port &2 (direction INPUT))
(port &3 (direction INPUT))
(port &4 (direction INPUT))
(port &5 (direction INPUT))
(port &6 (direction INPUT)))))
(cell (rename &100K_1PER "100K 1%")
(cellType generic)
(comment "From OrCAD library RESISTORS_0402.OLB")
(view NetlistView
(viewType netlist)
(interface
(port &1 (direction INOUT))
(port &2 (direction INOUT)))))
(cell &0R0
(cellType generic)
(comment "From OrCAD library RESISTORS_0402.OLB")
(view NetlistView
(viewType netlist)
(interface
(port &1 (direction INOUT))
(port &2 (direction INOUT)))))
(cell (rename &100n_10PER_16V_X7R "100n 10% 16V X7R")
(cellType generic)
(comment "From OrCAD library CAPACITORS_0603.OLB")
(view NetlistView
(viewType netlist)
(interface
(port &1 (direction INOUT))
(port &2 (direction INOUT)))))
(cell (rename &5103311MINUS1BAR2X5RA_SHROUDED "5103311-1/2X5RA_SHROUDED")
(cellType generic)
(comment "From OrCAD library CONNECTORS.OLB")
(view NetlistView
(viewType netlist)
(interface
(port &1 (direction INOUT))
(port &3 (direction INOUT))
(port &4 (direction INOUT))
(port &2 (direction INOUT))
(port &5 (direction INOUT))
(port &6 (direction INOUT))
(port &7 (direction INOUT))
(port &8 (direction INOUT))
(port &9 (direction INOUT))
(port &10 (direction INOUT))))))
(library MAIN_LIB
(edifLevel 0)
(technology
(numberDefinition
(scale 1 1 (unit distance))))
(cell TOP
(cellType generic)
(view NetlistView
(viewType netlist)
(interface)
(contents
(instance U1
(viewRef NetlistView
(cellRef &93LC56ATMINUSIBAROT
(libraryRef OrCAD_LIB))))
(instance R1
(viewRef NetlistView
(cellRef &100K_1PER
(libraryRef OrCAD_LIB))))
(instance R2
(viewRef NetlistView
(cellRef &0R0
(libraryRef OrCAD_LIB))))
(instance R3
(viewRef NetlistView
(cellRef &0R0
(libraryRef OrCAD_LIB))))
(instance R4
(viewRef NetlistView
(cellRef &0R0
(libraryRef OrCAD_LIB))))
(instance C1
(viewRef NetlistView
(cellRef &100n_10PER_16V_X7R
(libraryRef OrCAD_LIB))))
(instance J1
(viewRef NetlistView
(cellRef &5103311MINUS1BAR2X5RA_SHROUDED
(libraryRef OrCAD_LIB))))
(net GND
(joined
(portRef &1 (instanceRef C1))
(portRef &10 (instanceRef J1))
(portRef &2 (instanceRef J1))
(portRef &4 (instanceRef J1))
(portRef &6 (instanceRef J1))
(portRef &8 (instanceRef J1))
(portRef &2 (instanceRef U1))))
(net CON_VCC
(joined
(portRef &2 (instanceRef C1))
(portRef &2 (instanceRef R1))
(portRef &9 (instanceRef J1))
(portRef &6 (instanceRef U1))))
(net CON_DO
(joined
(portRef &1 (instanceRef R1))
(portRef &7 (instanceRef J1))
(portRef &1 (instanceRef U1))))
(net N00634
(joined
(portRef &2 (instanceRef R2))
(portRef &3 (instanceRef U1))))
(net N00638
(joined
(portRef &2 (instanceRef R4))
(portRef &4 (instanceRef U1))))
(net N00642
(joined
(portRef &2 (instanceRef R3))
(portRef &5 (instanceRef U1))))
(net CON_DI
(joined
(portRef &1 (instanceRef R2))
(portRef &1 (instanceRef J1))))
(net CON_CLK
(joined
(portRef &1 (instanceRef R4))
(portRef &3 (instanceRef J1))))
(net CON_CS
(joined
(portRef &1 (instanceRef R3))
(portRef &5 (instanceRef J1))))))))
(design TOP
(cellRef TOP
(libraryRef MAIN_LIB))))
Эскизы прикрепленных изображений
--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
|
|
|
|
|
|
|
|
Aug 9 2013, 08:24
|
Знающий
Группа: Свой
Сообщений: 652
Регистрация: 3-08-05
Из: Saint-Petersburg
Пользователь №: 7 318
|
Цитата(Шестилапый @ Aug 9 2013, 08:27) Какой "обычный нетлист"? По каким правилам пишешь? В какую программу импортируешь? Посмотрите формат Tango, он простой, импортируется во все программы (ИМХО). Но рисовать элементы при этом всё равно надо. Пример формата списка цепей: ( NetC253_2 C253,2 R276,1 R277,2 T1,2 ) ( NetC254_2 C254,2 R280,1 R281,2 T1,3 )
|
|
|
|
|
|
|
|
Aug 11 2013, 11:29
|
Знающий
Группа: Участник
Сообщений: 598
Регистрация: 22-08-05
Пользователь №: 7 861
|
Могу сделать некоторое решение на основе небольшой разработки Простого Редактора Узлов (базисный функционал может быть любым привычным и изменяемым) Один из вариантов представить схему для экспорта из описания в какой нибудь формат (сейчас есть экспорт в graphml программы этого производителя) она, вроде, неплохо и разнообразно работает с общим представлением графа, а потом обратной операцией сгенерировать требуемый результат или провести ручные правки. P.S. В этом направлении было и такое обсуждение Сапр Печатных плат на Форте(но тема "заглохла" оживить что-ли) Сейчас разработка вышеприведённой программы в вялотекущем варианте т.к. с разработкой печатных плат не связан и обдумываю функционал и дальнейший дизайн программы. Если есть идеи, то готов их выслушать и по мере возможностей реализовать.
Сообщение отредактировал Kopa - Aug 11 2013, 11:42
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
