Не ошиблись. У кэйденс есть такая штука, System Connectivity Manager называется. И да, ее можно использовать как фронт-энд к РСВ.

Речь была о конкретном видео и впечатлении от него, а не о том что у кейденс есть нечто подобное.

Не увидел в ответах, что речь впечатлении от конкретного видео, потому так и написал.

Что-то не могу найти у Кэденса про System Connectivity Manager...
Подскажите, где на него взглянуть?

From the Windows Start menu, choose Programs – Allegro SPB – System Connectivity Manager.

Так написано в хэлпе о нем.
Ну и собственно сам хэлп наверное надо почитать, потому как начало звучит многообещающе:

"System Connectivity Manager is a new design capture environment that provides logic
designers the flexibility of capturing their designs in multiple ways. While Allegro Design Entry
HDL offered schematic based design capture environment, System Connectivity Manager
allows you to capture your design using spreadsheets, schematic and Verilog HDL.

The spreadsheet-based design capture environment in System Connectivity Manager allows
you to quickly capture connectivity information in the design. Spreadsheet-based design is
very effective for capturing designs with large pin count components and backplanes."

и далее в том же духе.
Я в него заглядывал, но ничего не создавал, так что подробностей не расскажу.

ЗЫ Кажется сейчас в меню запуска SCM называется "System Architect". Только проверить это не могу - лицензии не хватает...

В плане ввода схемы через нетлист без рисования к-л символов вообще, мне очень нравится PADS. Формат нетлиста очень простой, довольно легко набирать в блокнноте. Затем просто втягиваешь его в "голую" плату с размещенными посадочными через ECO и все. Я даже такой путь использовал, чтобы затем данные в Expedition получить без схемы, ибо формат его родного keyin нетлиста уж очень вычурный и неудобный.

А Вы задумывались над тем, как такую схему текст настраивать?
А представьте, что такой проект кому-то другому отдадут...

Схема в виде чертежа может автогенерироваться из текстового описания точно так же, как сейчас генерируются логические схемы блоков FPGA/ASIC.
Уже сейчас некоторые схемы буржуйские (и особенно китайские) схемы выглядят как слегка упорядоченный набор прямоугольников с заданными именами цепей на пинах. Особо неаккуратные уже и шины не рисуют. В такой схеме все эти прямоугольники с именованными ножками выглядят атавизмом времен теплых ламповых чертежей.
Однако, предложения вводить схемы в чем-то вроде edif ведут к потере почти всех преимуществ текстового ввода и проявляют все его недостатки.
Для ввода схем было бы очень даже удобно иметь что-то в духе
for (i = 1; i <= 100500; ++i){
C[i] = new POLCAP(Vcc, GND);
}
на каком-нибудь VHDL/Verilog.
Хотелсоь бы, чтобы со временем схемотехника перешла на полноценный текстовый ввод на основе HDL - с циклами, условиями, функциями, классами и хорошими средствами анализа получающейся схемы (DRC). Конечно же, с сохранением возможности непосредственного ввода в виде чертежа.

Да как бы все просто.
Если нет схемотехники в тексте до сих пор - значит она никому не нужна (мне лично не нужна).
Пару человек на форуме не в счет.
И если до сих пор это не поддержано производителями CAD-ов (VHDL/VERILOG to Netlist), то уже и не будет.

Поддерживаю.
Возможно для сугубо цифровой схемы, которая состоит из набора гейтов и десятка групп связей между ними представление схематика в виде структурированных текстов и имело бы смысл. Хотя, как по мне, то для такого случая гораздо удобней нечто вроде схемы функциональной, когда цепи не указываются явно... Но если схема аналоговая - она в виде текста точно никому не нужна, потому как нечитаема абсолютно. А для аналоговой электроники читаемость схематика основа понимания работы устройства.


Вы, наверное, по роду основной деятельности программист или плисовод.
Задумайтесь, как потом дизайнер платы будет разбираться в ваших циклах, функциях и прочих прелестях, когда ему нужно будет, скажем, выяснить к каким пинам ближе нужно поставить кондер в дифпаре, или терминатор в конце линии.
Ведь графическое представление схематика изначально распространилось как наиболее простое и удобное для понимания всеми причастными к электронике инжененрами.
Не нужно усложнять существующие простые решения без меры.

Я гляжу, я не один такой, все-таки...


Да, все это есть. Позволю себе расставить по ранжиру, т.к. имею практический опыт создания двух плат.

1. Cadence SCM.
2. PHDL
3. Mentor table
4. Manual netlist.

Все это я прошел, и остановился на первом варианте, с которого теперь никуда переходить больше не хочу.

Kopa
Жаль, что до конца не довели, было бы очень интересно посмотреть.


Типичные слова всех тех тех, с кем приходится общаться на данную тему.
ТС, не слушайте, оба представления эквивалентны. Просто выбирайте более подходящий Вам инструмент и все.

Где посмотреть на №1?
Есть он на FTP?
Есть идея попробовать на чем-то регулярном вроде бэкплейна.

P.S.
Как я понял он стыкуется только с Allegro Design Entry HDL?
С OrCAD Capture не работает?

Он в комплекте с SPB с незапамятных времен идет.

Пробовать не обязательно на регулярном. Даже лучше на не очень регулярном. Чтобы сразу прочувствовать, как говорится.



Он не стыкуется, а заменяет (в общем случае). Но, если будете генерить схему, то она будет в концепте.
Оркадовские куски импортируются.

Разработка вновь "оживлена" c дальнейшим осмыслением и направлением на практическое програмно-аппаратное использование.
Со временем, с большой вероятностью, появится юзабельный вариант в том или ином исполнении.

P.S. Если есть пожелания к функциональности, дизайну и их очерёдности реализации, то они принимаются.

Сообщение отредактировал Kopa - Aug 23 2013, 16:56

Я бы с радостью, но только не понял пока, что именно разрабатывается. Т.е. по Вашим ссылкам отчетливого понимания не возникло.
Вы расскажите на словах, как Вы себе видите процесс, и какие инструменты хотите сделать, а то разбираться с фортом и его, как бы это выразиться, экосистемой, совершенно некогда пока...