Нет ни одного baseband/broadband модуля с двумя каналами 2*125 Мс (хотя бы), как для приемника так и для передатчика. У всех либо схема разваливания на квадратуры в аналоге, либо нет передатчика, либо еще чего. И источник опорной частоты у них тоже не айс, что пагубно сказывается на характеристиках приемника.

Я уже не раз давал на этом форуме эту ссылку, но повторюсь. http://imt-yar.nethouse.ru/products/111851

Так какова общая стоимость проекта ? Вы написали только основные комплектующие, их цена по меркам digikey.com от ~300$ (если брать обычное исполнение). Изготовление платы + пайка элементов потребуют тоже каких-то средств.

Если я правильно понял, проект не ради денег, а ради реализации идеи из серии open hardware & open software.

Так почему бы не скинуться форумом денег на её реализацию (чем мы хуже kickstarter.com) ?

Предположим, нужно собрать 50 000 руб, Вы оставляете реквизиты для перевода денег.
100 форумчан скидываются по 500 руб. или более.
Вы реализуете проект, файлы выкладываете на форуме.
В итоге все довольны.

500 руб. - cумма, которую я, например, легко бы перевел без ожидания каких-либо конкретных результатов.

Даже если что-то пойдет не так, то хотя бы узнаем часть "подводных камней" , которые встречаются при разработке SDR-систем.

Возможно это будет звучать странно, но мой эквалайзер полностью загрузит этот сопроцессор. И то не факт, что хватит производительности.
128 MAC-ов на 250 МГц это уже 64 млрд. операций, хотя и целочисленных. А есть еще 4 CIC фильтра и куча всего остального. Не потянет ваша Paralella таких вычислений.

По порядку:
14 бит АЦП, это 14 бит грязными. При сужении полосы будет невозможно получить больше 16 бит чистыми.

Источник опорной частоты нужно доводить до 0 фс джиттера. Я рассчитываю на опорник с 75 фс. Синтезатор на этой плате не дает лучше 300 фс. Что настораживает - непонятно отчего в свою очередь он засинхронизирован, так как если это отстой типа KXO-97 или SG8002, то реальный джиттер дойдет до 1 пс.

ПЛИС устарела и в ближайшее время будет снята с производства. Закладывает ее в новые изделия бессмысленно.
Это технологии 5 летней давности.

Это технологии 5 летней давности.

Выигрыш 16 битного АЦП в ENOB находится в пределах 1 бита. Лучше, но не на 2 бита.
Ну 5 лет назад мы ее и сделали.

Там еще ПЛИС как бы есть =) У вас то тоже не Стратикс по объему. Ну да дело ваше конечно же, я интерес потерял к иному варианту

Ватта три вероятно. Что-то мне кажется АЦП такие то же не на микроамперах работают.

Zynq7020 до 4 Вт. RAM - 0,7 Вт на корпус. Epiphany-III до 2 Вт.

Мне нужно вписаться в 1,5 Вт.

Кажется, любая ПЛИС на которой можно делать ЦОС будет кушать больше 1,5Вт

Только зачем топик начинался с " с вас ТЗ, " раз у вас не только свое ТЗ есть, но и по-сути. Это уже называется - сделаю за ваши деньги себе плату

У меня не готовая, на аналоговую часть не посягаюсь, опыта нет.

Я, как бы изначально не планировал сам собирать. Хотел сделать проект pcb+bom и отдать заинтересованному лицу с условием передачи мне одного экземпляра в обмен на sch+ПЭ3. В дальнейшем бы выложил часть проекта ПЛИС в исходниках (без куска кода с закрытым каналом связи).
Если мне надо будет самому морочиться со сборкой, то проще уже сделать все официально и за свои деньги.