Приветствую.
Может кто нибудь подсказать возможно ли сделать паузу между байтами в SPI при использовании DMA, STM32F4xx? например совместно с каким либо таймером. А то многие медленные мс требуют паузы между байтами несколько сотен нсек и для работы с ними по DMA приходится понижать частоту до 1-2 МГц, хотя сами они держат до 8 МГц при побайтовом вычитывании. Мк STM32F4xx.

Таймеры вполне способны генерировать запросы DMA с нужным интервалом и в нужном числе.

а примера случаем нет такого для настройки?

Это какие, например?

например CMX608/CMX618/CMX638
tNXT Inter-Byte time 200 – – ns

Не пойму причем тут таймер, если Вы передаете через DMA. Таймером можно запустить передачу, но не вставить паузу между байтами в пакете. Это работа модуля SPI - поддержка защитных интервалов между байтами, пакетами и пр.

одна из микр это CMX618 имено эти 200 нсек и нужно сделать.
но насколько я понял поддержку защитных интервалов между байтами при использовании DMA не сделаешь?
Или есть варианты?

Если внимательно посмотреть картинку, то tNXT расстояние между двумя соседними ФРОНТАМИ тактового сигнала.
При этом на максимальной частоте tNXT = tCK, т.е. никакой дополнительной задержки вставлять не нужно.

это зависимости на какой частоте запустить SPI. При частотах > 4МГц, этого значения не будет хватать.
adnega, Вопрос не в том как обойти какие либо ограничения, а в том возможно ли сделать поддержку защитных интервалов между байтами при использовании DMA

там от фронта последнего бита N байта до первого бита N+1 должно быть не менее 200нс, а это 5МГц тактовой
я бы сделал 4МГц и не парился

Нужно как минимум один такт клока, а SPI может передавать байты сплошным потоком бит без всякой задержки.

С помощью таймера, SPI, DMA и какой-то матери конечно можно сделать.
Но тут вопрос в другом: интерфейс SPI настолько "дубовый", что делать какие-либо задержки между байтами,
это на мой взгляд нарушение основной его идеологии. Пока не видел ни одного устройства (и которые Вы
привели в пример тоже к ним относятся), которым бы требовалась задержка ежду байтами.
Чисто формально можно называть такие интерфейсы не SPI, а например C-Bus, но в SPI никаких задержек не требуется.
Если один интерфейс для управляемый светодиодных лент, где пауза соответствует защелкиванию данных, но между
байтами поток непрерывный.

Так как будем интерфейс называть?


Повторяю, задержка не нужна - посмотрите внимательно, что такое tNXT по диаграмме (а не по переводу с английского).

Добавлю: тут недавно обсуждали DMA + SPI на STM. Картина не такая уж и радужная. Гарантировать интервал в 200нс с помощью DMA, таймеров
и прочего, по-моему, не получится. Относитесь к DMA как сущности, которая может быстро и без участия CPU передать БОЛЬШОЙ кусок данных.
Как только речь заходит о единичных транзакциях начинаются проблемы. Время между DMA-запросом и DMA-транзакцией далеко не ноль, "но это
еще пол беды, вся беда в том, что" это время не постоянно.

Задержка нужна, проверено на собственно опыте, иначе мсх (в моем случае CMX638) не дает верные данные. Да можно понизить частоту клока и тем самым выдержать эти несчастные 200нс. В моем случа все решалось просто, у атмела sam7s все это умеет делать модуль SPI, задал параметры и все. В случае с стм32 этого сделать нельзя при работе через DMA, а поллингом как-то некузяво, итак есть чем заниматься. Здесь по-моему только снижением частоты клока.
ЗЫ. Разработчики мсх специально указали Inter-Byte time, могли бы вообще не указывать, tCK сказали, что не меньше такого то и все, ан нет, указали, обратили внимание.

adnega, Задержка байтами в SPI нужна конечно меньше чем tNXT расстояние между двумя соседними ФРОНТАМИ, но если посылать SCK постоянно (при использовании DMA) например с частотой 5МГц, то время tNXT уже не уложиться в требуемые 200 нсек, и часть данных изказиться. Но если Читать данные без DMA с проверкой флагов состояния SPI, на всё тех же 5 МГц, то все данные будут правильные, т.к. есть время на выполнение ассемблерных инструкций и всё укладывается в 200 нсек. Проверено лог. анализатором. Есть ещё и другие микросхемы для которых это время должно быть > 250 нсек.
Также в SPI есть чёткие предделители частоты. И получается большой шаг между выбором частоты SCK.
В результате при использовании DMA для таких микр. получается время вычитывания будет в несколько раз > если это сделать по прерываниям или с ожиданием флагов.

А теперь давайте по существу вопроса. Я просил рассказать какие есть возможности сделать задержку между байтами (если они есть), а не разъяснить как работать с какой либо микрой. Я таких возможностей пока не нашёл.

В STM32F4 при SPI c DMA этого сделать нельзя, по крайней мере я смотрел STM32F407. В SAM7S как я уже писал выше - можно.

У STM я таких возможностей не видел.

Добавлю: сейчас посмотрел на STM32F3xx (у них SPI другой)


На картинке таки вставляет один пробел в SCK, но не знаю будет ли работать с DMA.
Могу как-нить попробовать, или F3 для Вас не вариант.