Коллеги,нашёл тут старую плату,хочу приспособить для отладки нового проекта.Два АЦП подключены к FPGA,входной аналоговый сигнал подаётся на оба АЦП сразу,клоки АЦП взаимо инверсные.Подал на вход синус,по захваченным в FPGA данным из двух АЦП посчитал разность фаз двух синусов,пересчитал в задержку,получил 9ps(с такой разницей сигналы приходят на входы АЦП). Для новой задачи это много.Есть ли какой способ(аналоговый,цифровой) без переразводки платы уменьшить эту разницу до 1...2ps?
|