Решает конечно. Вопрос лишь в цене решения. Если АЦП работает с широкополосным сигналом, то и калибровать надо в широкой полосе. Динамика у тестового сигнала должна быть не хуже динамики АЦП.
Кроме того ещё нужен неплохой(затухание, КСВ в полосе, ровная АЧХ) аналоговый свитч, переключающий с входного сигнала на тестовый и обратно.

Кстати,Acquitek вовсю выпускает такие платы с 2 или 4 АЦП.

А можно ссылку на конкретное изделие? С примерно вашими ТТХ : 14 бит под 2 гига полоса. Интересно какой в итоге SNR и SFDR получается у такой конструкции...

ссылка

У них на плате тестовый сигнал отсутствует,только входной.У меня тоже нет.

Вот эта контора, по-моему, была одной из первых, где что-то серьезное было сделано в области time-interleaved ADC. Acquitek, то ли перепродавцы, то ли подразделение этих Шведов во Франции.


Интересен алгоритм оценки и компенсации ошибки сэмплирования, есть статья по этой теме Blind Equalization of Time Errors in a Time Interleaved ADC System

Сейчас это уже не так круто выглядит. На АЦП E2V мы сделали устройство оцифровки на 2.5 честных ГГц/с, 10 бит и аналоговой полосой 5 ГГц. Также у E2V есть АЦП на 10 бит 5 ГГц/с (правда уже не совсем честных, тем не менее много лучше техасовских). Так что, возможно, овчинка выделки не стоит.

Коллеги,может вы что подскажете.Подавление образа до уровня шума есть только при одиночном входном сигнале.Как только подаю на вход суммарный сигнал с двух генераторов(с разными частотами) образ стоит примерно на 20 дБ выше шума и не давится.Причём если частоты примерно равны то давится нормально,при раздвигании частот палка образа растёт.Подумалось что АЧХ двух каналов немного отличаются,померял - разница не более 0,15дБ во всём диапазоне частот.Выяснил что дело не в автоматике,захваченные данные из FPGA подсунул модели в матлаб,результат примерно такой же.Нет ли каких мыслей?

Какой алгоритм?

Та вроде уже разобрался.Оказалось что 0,15дб это очень много.Короче тухлое дело...