Использую ADC12D500RF. Цифрую сигнал на частоте 375МГц (может быть также 187 МГц).
Тактовый сигнал 500 МГц. Используется так называемый DES - dual edge sampling.

То есть преобразование происходит как по переднему фронту так и по заднему.
Форма сигнала - несимметричная (последующая обработка требует этого). То есть: по фронту - первое преобразование,
через 3/8 такта - спад - второе преобразование, далее - 5/8 такта - перерыв и всё повторяется сначала.
Полученные данные делятся на два потока (чётный и нечётный) и затем обрабатываются алгоритмами, напоминающими те, что обрабатывают квадратурные потоки.

Вопрос: Как сделать высокостабильный тактовый генератор с такой формой сигнала? Требования по дрожанию фронтов обсуждаются, но ясно, что они должны быть не хуже чем 14 пикосекунд.
Можно ли использовать для этого DDS-ы типа AD9914, и можно ли потом использовать clock distribution ic, чтобы потом запитать таким размноженным клоком несколько таких АЦП?

Не обнаружил в даташите ссылок на такой режим работы АЦП. Везде меандр нарисован.

Так ему для его апликации нужно так. А в даташите пофиг как нарисовано. Лишь бы не слишком быстро было.

Оцифровка сигнала с максимальной частотой 375МГц, при условии суммарного джиттера в 1пс, даст С/Ш около 53дБ, что явно не дотягивает до заявленных параметров этого АЦП. Собственный джиттер АЦП - 0.2пс. Откуда 14пс, догадаться очень трудно.

С таким странным клоком есть шанс нарваться на неприятности. Вроде бы, в даташите заявлено, что данный АЦП имеет автоподстройку фронтов для DES. Сперва надо разобраться, можно ли её выключить. И можно ли её использовать для данной задачи для получения желаемого сдвига. Но даже если это прокатит, придётся очень аккуратно разбираться с тем, что получится. АЦП - очень деликатный прибор. При некорректном или неаккуратном использовании может сильно удивить.

Для клока можно использовать всё, что обеспечивает требуемые параметры.


Что там нарисовано, действительно пофиг. Даташит допускает ассиметрию и она специфицирована. Но это вовсе не означает того, что ТС получит желаемое. Все спецификации подразумевают внутреннюю подстройку, ч.б. соответствовало меандру.

А вот по поводу исходной постановки задачи у меня есть сильные сомнения в её корректности. Была у меня одна похожая задача, где мне пришлось убеждать заказчика в том, что Котельникову и Найквисту вполне можно доверять.

Сообщение отредактировал prig - Oct 24 2013, 20:04

У AnalogDevices и не только есть микросхемы для распределения тактовых сигналов.
У них есть возможность задавать DutyCycle для выходного клока. У AD9511 (yt ) есть пропорции 38 и 63. Взял ее на вскидку так как работали когда-то с ней.

За DDS не скажу, но по-моему их не желательно использовать для тактирования.
Сама АЦП позволяет использовать клок с Duty Cycle 20/80.

Мы тоже используем AD9517 для тактирования АЦП. Там скважность само собой регулируется. Правда джиттер ИМХО великоват - сигнал чуть-чуть меньше 180МГц по джиттеру клокера ЕМНИП ограничен 10.5 битами (что-то в районе 200фемтосекунд) при Морионовской опоре 90МГц. Вирус тачку почикал, пока проект не восстановил в АДИсимЦлк. Ну может на бит больше - подзабыл. На 375МГц сигнала и 12бит АЦП надо искать что-то получше.

Сообщение отредактировал ledum - Oct 25 2013, 07:33

у них наоборот есть даташита где ддс для тактовой частоты примене, но выход нужно брать синусоидальный из чистого фильтрованного синуса получают меандр, это точно, далее не уверен в результате - можно попробовать задать компараторами 2 порога и получите нужную скважность.

а демо платы апноты и т.д. на этот ацп есть?

Убив и джиттер и, соответственно, разрядность АЦП до нуля.

Это первое что в голову пришло. Может быть джиттер будет большим, я признаться не знаю... расскажите, пожалуйста - буду знать.
хотя я видел схемы, где из синуса делали прямоугольник быстрым компаратором (кстати "скважность" можно задавать гистерезисом еще) тоже для клокинга и джиттер вроде как раз низкий был.
есть ИС, преобразующие синус в прямоугольник вроде тех, что ниже в пдф (и LT еще такие делает).
про ддс видел в толстой книге АД Волта Кестера, а вот первое что на сайте АД нашлось - http://www.analog.com/static/imported-file...otes/CN0109.pdf

Да здесь неоднократно давалась ссылка на исследования рубидиевого стандарта частоты с разными формирователями - пороговый компараторный наихудший по фазовым шумам и их интегралу - джиттеру http://electronix.ru/forum/index.php?showt...st&p=671037 - в приложении. На самом деле в большинстве микросхем на входе стоят свои пороговые устройства, и им просто нужна высокая крутизна входного сигнала, неважно как получена. Чаще всего - симметрирующий транс с повышением напряжения (а значит и крутизны в районе порога), типа 1:4 (входное сопротивление микросхем обычно позволяет такой финт ушами) и встречно-параллельный диодный ограничитель. Впервые с неудовлетворительной работой народ столкнулся на встроенных в DDS компараторах. Замена последнего даже на элементарный на КМОП инверторе значительно улучшала фазовые шумы.

Сообщение отредактировал ledum - Oct 28 2013, 08:46