реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> ATSAM3N00A Схематика, ATSAM3N00A Схематика
M@T_F@Q
сообщение Nov 19 2013, 08:22
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



Доброго времени суток всем.

Решил начать программировать на ARMe. Привезли мне ATSAM3N00A 20 штук, наконец до них дошли руки... Почитав даташит сделал схему:
В двух словах об конструкции:
1. На борту 1 RS232 постоянно, второй будет перемычками выбираться между RS232 и RS485;
2. 4 ШИМ выхода на светодиоды;
3. Кварц на 48 мегагерц + установленный часовой кварц;
4. JTAG или SWD что из них лучше не знаю (на форуме много на эту тему споров, пока решил что будет JTAG);
5. Одна кнопка S1, 4 светодиода (через транзистор, дабы не нагружать процессор);
6. Оставшиеся ножки на разъем для расширения.

Собственно вопросы по схеме:
Посмотреть на предмет правильности подключения всех компонентов к ножкам данного процессора.
Ножка JTAGSEL - на сколько я понял она включает JTAG отладку???
Не совсем понятно назначение ножки ERASE...
Нужно ли на ножку NRST (RESET по идее) делать цепочку сброса???

Огромное спасибо заранее всем...
Прикрепленное изображение
Go to the top of the page
 
+Quote Post
DmitryM
сообщение Nov 19 2013, 09:19
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 583
Регистрация: 7-06-06
Из: Таганрог
Пользователь №: 17 840



Цитата(M@T_F@Q @ Nov 19 2013, 11:22) *
Собственно вопросы по схеме:
Посмотреть на предмет правильности подключения всех компонентов к ножкам данного процессора.
Ножка JTAGSEL - на сколько я понял она включает JTAG отладку???

Нет, это boudary scan. Посадить через 1ком на землю.
By default, the JTAG Debug Port is active. If the debugger host wants to switch to the Serial
Wire Debug Port, it must provide a dedicated JTAG sequence on TMS/SWDIO and
TCK/SWCLK which disables the JTAG-DP and enables the SW-DP. When the Serial Wire
Debug Port is active, TDO/TRACESWO can be used for trace.
Цитата
Не совсем понятно назначение ножки ERASE...

Предусмотреть перемычку, чтобы привести мк в исходное (стертое) состояние замыканием на '1'.
Цитата
Нужно ли на ножку NRST (RESET по идее) делать цепочку сброса???

Нет, это двунаправленный вывод. При PowerUp это выход внутреннего POR.

Кварц не более 20МГц, и вообще, можно работать от внутреннего RC 4/8/12MHz. Вывод ADVREF не хорошо бросать в "воздухе".
Go to the top of the page
 
+Quote Post
M@T_F@Q
сообщение Nov 19 2013, 09:32
Сообщение #3


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



Спасибо большое:
изменил JTAGSEL,
изменил ERASE - перемычку сделал,
ADVREF посадил на 3.3 вольта,
Кварц на 20 мГц...

А насчет правильности подключения к ножкам по периферии???
Go to the top of the page
 
+Quote Post
DmitryM
сообщение Nov 19 2013, 11:48
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 583
Регистрация: 7-06-06
Из: Таганрог
Пользователь №: 17 840



Цитата(M@T_F@Q @ Nov 19 2013, 12:32) *
А насчет правильности подключения к ножкам по периферии???

В базу транзисторов обязательно ограничивающие резисторы, иначе замкнуты выходы мк на база-эмиттерный переход. А также учтите, что по умолчанию все PIO with PullUp, т.е. при включении все транзисторы будут открыты, лучше взять обратной полярности.
Go to the top of the page
 
+Quote Post
M@T_F@Q
сообщение Nov 19 2013, 11:50
Сообщение #5


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



Понял.... буду исправлять.... надеюсь остальное правильно.... сегодня буду делать печатную плату... Спасибо огромное...
Go to the top of the page
 
+Quote Post
Jury093
сообщение Nov 19 2013, 14:40
Сообщение #6


Знающий
****

Группа: Участник
Сообщений: 959
Регистрация: 11-01-06
Из: Санкт-Петербург
Пользователь №: 13 050



Цитата(M@T_F@Q @ Nov 19 2013, 14:50) *
Понял.... буду исправлять.... надеюсь остальное правильно.... сегодня буду делать печатную плату... Спасибо огромное...

контакты 2 и 34 на GND подключите..
Go to the top of the page
 
+Quote Post
M@T_F@Q
сообщение Nov 19 2013, 14:49
Сообщение #7


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



Цитата(Jury093 @ Nov 19 2013, 19:40) *
контакты 2 и 34 на GND подключите..

Уже сделал, спасибо...
Go to the top of the page
 
+Quote Post
M@T_F@Q
сообщение Nov 20 2013, 15:41
Сообщение #8


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



На счет ножки ERASE - если ее нажать то процессор сотрется??? Или у этой ножки другая функция??? и по идее я могу ее использовать как порт???
И на счет ножки JTAGSEL - если использовать не JTAG и SWD - нужно ли эту ножку отключать??? И что надо будет изменить???

А также ножка TST??? для чего она нужна???
Заранее спасибо...

Сообщение отредактировал M@T_F@Q - Nov 20 2013, 15:43
Go to the top of the page
 
+Quote Post
Jury093
сообщение Nov 20 2013, 17:13
Сообщение #9


Знающий
****

Группа: Участник
Сообщений: 959
Регистрация: 11-01-06
Из: Санкт-Петербург
Пользователь №: 13 050



Цитата(M@T_F@Q @ Nov 20 2013, 18:41) *
На счет ножки ERASE - если ее нажать то процессор сотрется??? Или у этой ножки другая функция??? и по идее я могу ее использовать как порт???
И на счет ножки JTAGSEL - если использовать не JTAG и SWD - нужно ли эту ножку отключать??? И что надо будет изменить???

а что, документ читать не пробовали?
Код
6.5 ERASE Pin
The ERASE pin is used to reinitialize the Flash content (and some of its NVM bits) to an erased
state (all bits read as logic level 1). It integrates a pull-down resistor of about 100 kΩ to GND, so
that it can be left unconnected for normal operations.
This pin is debounced by SCLK to improve the glitch tolerance. When the ERASE pin is tied high
during less than 100 ms, it is not taken into account. The pin must be tied high during more than
220 ms to perform a Flash erase operation.
The ERASE pin is a system I/O pin and can be used as a standard I/O. At startup, the ERASE
pin is not configured as a PIO pin. If the ERASE pin is used as a standard I/O, startup level of
this pin must be low to prevent unwanted erasing. Please refer to Section 9.3 “Peripheral Signal
Multiplexing on I/O Lines” on page 35. Also, if the ERASE pin is used as a standard I/O output,
asserting the pin to low does not erase the Flash.


Цитата
А также ножка TST??? для чего она нужна???

в том же документе все сказано..

зы: если с английским проблема - скормите копипаст гуглепереводчику..
Go to the top of the page
 
+Quote Post
M@T_F@Q
сообщение Nov 20 2013, 17:45
Сообщение #10


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



Примерно понятно... Гугл и я - переводим одинаково весело sm.gif Но все равно спасибо...
Go to the top of the page
 
+Quote Post
KnightIgor
сообщение Nov 22 2013, 20:32
Сообщение #11


Знающий
****

Группа: Участник
Сообщений: 643
Регистрация: 29-05-09
Из: Германия
Пользователь №: 49 725



Цитата(M@T_F@Q @ Nov 19 2013, 10:32) *
Кварц на 20 мГц...

20MHz зря. Гляньте внимательно, какой надо поставить, чтобы всякие baud rate правильно получались. Лучше поставить такой, какой используется на всяких evaluation платах, чтобы примеры шли без подстройки.
Go to the top of the page
 
+Quote Post
M@T_F@Q
сообщение Nov 23 2013, 09:50
Сообщение #12


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



Цитата(KnightIgor @ Nov 23 2013, 01:32) *
20MHz зря. Гляньте внимательно, какой надо поставить, чтобы всякие baud rate правильно получались. Лучше поставить такой, какой используется на всяких evaluation платах, чтобы примеры шли без подстройки.

Согласен... 14.7456 мГц думаю пойдет, тем более есть в наличие много штук ))) Спасибо...

Вопрос на тему JTAG - 1 и 2 ножки идут на +3,3В... это я так понимаю для питания от отладчика.... т.е. если у питание внешнее то эти ноги должны быть отключены???
Go to the top of the page
 
+Quote Post
aaarrr
сообщение Nov 23 2013, 11:12
Сообщение #13


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Цитата(M@T_F@Q @ Nov 23 2013, 13:50) *
Вопрос на тему JTAG - 1 и 2 ножки идут на +3,3В... это я так понимаю для питания от отладчика.... т.е. если у питание внешнее то эти ноги должны быть отключены???

Нет. Отладчик не питается от этого напряжения, а использует его для формирования выходных уровней. Должно быть подключено.
Go to the top of the page
 
+Quote Post
M@T_F@Q
сообщение Nov 23 2013, 11:14
Сообщение #14


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 25-01-07
Из: Узбекистан
Пользователь №: 24 765



Цитата(aaarrr @ Nov 23 2013, 16:12) *
Нет. Отладчик не питается от этого напряжения, а использует его для формирования выходных уровней. Должно быть подключено.

Понял... спасибо...
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 14:53
Рейтинг@Mail.ru


Страница сгенерированна за 0.01468 секунд с 7
ELECTRONIX ©2004-2016