Открыта вакансия инженера-верификатора в группе тестирования САПР для проектирования структурированных ASIC.

Требования к кандидатам:
- Законченное высшее образование,
- Базовые знания цифровой схемотехники,
- Базовое представление о маршруте проектирования цифровых ИС,
- Английский язык разговорный и письменный,
- Желание разбираться в работе программных инструментов, находить и описывать ошибки в них,
- Проживание в Москве или ближнем Подмосковье.

Дополнительным плюсом будет опыт работы в любой из областей:
- Разработка RTL-моделей цифровых блоков на языке Verilog,
- Функциональное тестирование RTL-моделей,
- Работа с back-end инструментами Cadence или Synopsys для выполнения компоновки чипа, размещения компонентов, трассрировки соединений, физической верификации,
- Автоматизированное тестирования программного обеспечения,
- Разработка прошивок ПЛИС Xilinx или Altera с использованием интегрированных программных сред этих фирм,
- Практическое использование одного из скриптовых языков: Perl, Tcl, C-shell.

Задачи, которые будут стоять перед Вами:
- поиск ошибок как в работе программных компонентов САПР, так и в Verilog-описаниях библиотечных компонентов ИС.
- разработка стратегий тестирирования, тест-планов и тест-спецификаций,
- разработка RTL-описаний тестовых дизайнов различной степени сложности и тест-бенчей к ним на языке Verilog,
- разработка и реализация тестовых сценариев,
- запуск тестов в распределенной вычислительной системе, анализ результатов тестирования, составление отчетов об ошибках.

Наши преимущества:
- работа с программными инструментами для проектирования цифровых ИС по современным проектным нормам (45, 28нм),
- гибкий график работы,
- небольшой дружный коллектив,
- офис в центре Москвы, недалеко от метро,
- стартовая з/п от $2500 (уточняется по результатам собеседования).

Адрес для ваших резюме:
alux21 (на) yandex.ru