Группа: Участник
Сообщений: 21
Регистрация: 17-05-13
Пользователь №: 76 866
Непонятна методология тестирования непосредственно железной части контроллера (он будет не на FPGA, а на заказной схеме). Я так понимаю, что нужна отладочная плата, эмулирующая хост, подсоединяется к контроллеру присоединяемый. И некий набор тестовых векторов для контроллера (для проверки всего функционала протокола).